电子测量测试中常见问题分析_提升测试精度、缩短测试时间

使用泰克方案解析常见测试案例--提升测试精度、缩短测试时间Agendaƒ模拟数据域联合调试ƒ简化Xilinx和AlteraFPGA系统调试ƒ数字系统电源带载/噪声/纹波测试ƒ雷达脉冲信号(低占空比)测量ƒ自动保存/记录波形数据ƒ自定义眼图测试模拟数据域联合调试iCaptureTM+iViewTM+iVerifyTM信号完整性调试、分析工具4DigitalAgeDrivers–PervasiveElectronicsEmbeddedSystemsTrendsandImplications•Increasingrequirementsfortestperformancetoaddressnewtechnologies•Greatermeasurementcomplexityduetomix-signaltechnologies•NeedformoreapplicationspecificproductfunctionalityImplicationsforTestandMeasurement•Smarterdevicesenabledbyembeddeddigitaltechnology•Pervasiveembeddedapplications•Industrydrivenandproprietarytechnologies•WidespreadindustryadoptionofPCdriventechnologiesIndustry/Technology/MarketTrendsDDRFPGAI2CSPIDigitalAgeDrivers信号完整性方面的挑战ƒ更快的同步总线体系结构–时钟和数据速率加快–信号上升和下降时间加快–建立与保持时间缩短ƒ电路和物理方面的挑战–逻辑电路偏移量减小–差分信号–信号阻抗和终接问题ƒ复杂信号导致信号完整性问题–输出驱动器–信号布局–信号负荷–信号端接–地线和电源分配ƒ软件问题–逻辑问题–软硬件配合问题–实时软件问题–系统崩溃问题定位问题使用LA复杂的触发定位问题•解决电路故障的思路:从宏观Æ到微观–观察整个系统，然后发现故障现象、跟踪故障根源ƒ实例：发现并定位MCU内存访问违规问题DigitalCloseUp(MagniVu)DigitalBusOperationIndividualDigitalSignalsAnalogCharacteristicofProblemSignalsStep1:探测ƒDirectProbing–模拟带宽3GHz–D-MaxTM高密度封装ƒFixture&Interposer–DDR1/2/3–PCIEGenI/IIStep2:使用LA寻找信号完整性问题•设定LA触发为Trigger：GlitchorSetup/HoldtimeViolation并且设置LA存储所有发现的毛刺Step3:理解LA的采集•捕获的毛刺用红色加亮显示•检查捕获的波形数据：关注出现问题的时序(highlightedinred)Step4:定位问题•使用MagniVuTM显示“问题”通道波形的细节•LA的每一条通道都会经过MagniVuTM采样器以50GS采样Step5:联合数字、模拟信号调试、解决问题•iView允许LA在触发的时候同时将外部示波器触发，而实现同步数据采集•使用iView采集、测量数据，LA和示波器能够完成时间相关的多域联合调试，在LA上可以同时显示模拟和数字波形。TLA7000LogicAnalyzerOscilloscopeSUTLogicAnalyzerProbesBNCCablesSeethescopesignalsbackontheLA!iViewCableTLA多域时间相关联合调试iViewTLA7BBxLogicAnalyzer&DPOOscilloscopeUpto20GHzBandwidthUpto50GS/sSampleRateUpto200MBRecordLength4Ch3GHzAnalogMuxiConnectTLALogicAnalyzerDPOscilloscopeSingleProbeForLA&ScopeDigitalMeas.iVerifyTLA20psMagniVuTimingat128KbTLA800MS/s64Mb/channel20psGlitchDet.50GHzSampler简化Xilinx和AlteraFPGA系统调试FPGA调试挑战ƒ设计检验已经成为一个关键瓶颈–设计尺寸和复杂性提高–获得内部信号受限ƒ产品开发周期限制使调试时间缩短–调试时间可能会占设计周期的50%以上ƒ简单地查看外部针脚是不够的ƒ在FPGA中增加调试电路会影响设计–占用宝贵的芯片空间–要求额外的时间–可能会影响设计的定时性能–接入通常使用芯片上稀缺的针脚–可能很难测试板卡上的多个信号潜在问题ƒ功能定义错误–在FPGA上或系统级ƒ功能系统交互问题ƒ系统级定时问题–异步事件–实际环境交互，特别是快速交互–很难仿真定时违规ƒIC之间的信号保真度–噪声,串扰,反射,负荷,EMIƒ互连可靠性问题–焊接界面,连接器ƒ电源问题–瞬态信号和负荷变化–高功耗ƒ由于仿真不全面而没有发现的FPGA设计错误–太复杂，不能覆盖100%代码–耗费时间太长，不能实现和运行FPGA设计流程ƒ设计阶段的任务–设计输入–设计实现–仿真ƒ调试和检验阶段–验证设计–校正发现的任何漏洞ƒ调试和验证方法–仿真–在线检验传统FPGA调试方法-“嵌入式”逻辑分析仪SignalTapII/ChipScopeILA优点优点ƒ要求的针脚数量较少–使用JTAG针脚ƒ测试简单–只需接上JTAG电缆即可ƒ嵌入式逻辑分析仪核心的成本相对较低缺点缺点ƒ核心尺寸限制了其在大型FPGA中的使用ƒ设计人员必须使用片内存储单元存储采集的数据–存储深度有限ƒ只能在状态模式下运行，速度有限–不能把FPGA信号数据与其它系统信号关联起来ƒFPGA厂商提供综合逻辑分析仪(ILA)内核–SignalTap®II(Altera)–ChipScope™ILA(Xilinx)ƒ在设计中插入逻辑分析仪功能–包含触发和存储资源–使用FPGA片内资源–通过JTAG接口访问测试内核–在FPGA厂商的查看软件中显示数据选择适当的FPGA调试方法特性嵌入式逻辑分析仪外部测试设备采样深度9调试定时问题能力9关联性9性能9触发功能9输出针脚使用情况9采集速度99FPGA实时逻辑调试解决方案概述ƒFPGAView™–支持Xilinx和AlteraFPGA设备–由FirstSiliconSolutions(www.fs2.com)开发的软件包–在Windows2000和WindowsXP机器上运行功能解决方案复用器Xilinx:FS2TestCoreAltera:Quartus®IIv5.1控制软件FS2FPGAView™测试设备MSO4000混合信号示波器或TLA系列逻辑分析仪(v4.3)JTAG电缆Xilinx:PlatformCableUSB及其它Altera:USB-Blaster™或ByteBlaster™JTAGJTAG电缆TLA探头FPGAView软件测试复用器FPGAPC板卡USBf逻辑分析仪f混合信号示波器JTAGJTAG电缆P6516探头FPGAView软件测试复用器FPGAPC板卡USBTekVISA使用FPGAView4个简便的步骤ƒ第1步–创建逻辑分析仪或MSO接口模块ƒ第2步–针对调试环境配置FPGAViewƒ第3步–把FPGA针脚与逻辑分析仪或MSO对应起来ƒ第4步–进行测量创建接口模块针对调试环境配置FPGAView把FPGA针脚与逻辑分析仪或MSO对应起来进行测量使用FPGAView第1步–创建和插入接口模块ƒAltera–使用AlteraQuartusII逻辑分析仪接口编辑器，定义和插入逻辑分析仪接口–在所有版本的QuartusII中提供，包括免费的Web版本ƒXilinx–使用FS2芯片内仪器化发生器(OCIGEN)定义并把测试内核插入设计中使用FPGAView第1步–创建和插入接口模块ƒAltera–使用NodeFinder选择信号，指配组使用FPGAView第1步–创建和插入接口模块ƒXilinx–使用FS2芯片内仪器化发生器(OCIGen)定义测试内核参数–可以选择插入通过JTAG接口设置/读取的通用IO寄存器–在HDL代码中插入内核指定调试针脚数量指定组数指定模式使用FPGAView第2步–配置FPGAView通信指定JTAG接口指定TLA接口使用FPGAView第3步–把FPGA针脚与逻辑分析仪或MSO对应起来ƒ使用FPGAView把FPGA针脚“连接”到外部测试设备上–自动更新通道名称–拖放操作–支持多个测试内核/FPGA使用FPGAView第4步–进行测量ƒ使用Bank下拉列表，选择要测量的Bank–在选择后，FPGAView通过JTAG设置测试内核–使用相应的信号名称对逻辑分析仪或MSO编辑–可以简便地编译测量结果ƒ通过选择不同的Bank，简便地切换内部测试点–不需要编译ƒ把FPGA信号与设计中其它信号关联起来实例使用FPGAView调试状态机ƒ使用FPGAView选择状态组–探测状态变量的当前状态及与状态机有关的关键控制信号把TLA逻辑分析仪设置成触发可疑的错误多个负荷脉冲意想不到的状态机跳变实例使用FPGAView调试状态机小结ƒ缩短调试和验证时间–选择适当的FPGA调试方法可以缩短调试和验证时间ƒ了解问题所在–嵌入式逻辑分析仪和外部测试设备各有优缺点ƒFPGAView消除了外部测试设备的大部分问题–可以实时调试Xilinx和AlteraFPGA–适用于设计Xilinx和AlteraFPGA的研发工程师–允许设计团队查看Xilinx或AlteraFPGA设计的内部运行情况–允许把这些信号与其它板卡信号关联起来–提高工作效率，缩短调试时间–随时切换内部测试点，不需要重新编译–每个调试针脚调试多个内部信号–与其它调试方法相比，使用更简便，对调试信号影响最小！数字系统电源带载/噪声/纹波测试数字系统电源发展趋势ƒ电源供电电压越来越小–低功耗ƒ逻辑开关翻转速度越来越快–dI/dt–负载变化大ƒ集成度越来越高–内部空间小、电路密集–混合系统ƒ测试需求–开关电源输出带载测试–开关电源开关损耗测试–开关电源输出品质测试–开关电源输出纹波测试电源带载/噪声/纹波测试挑战ƒ示波器放大器精度–示波器放大器精度(DCGainAccuracy)直接决定了电压测试的精度–Offset精度ƒ示波器采样方式–Sample–HiResolutionƒ探测方式–Differential/PassiveProbe的选择–耦合在DC上的AC噪声测试需要考虑高动态范围–自制1:150欧姆探头ƒ测量带宽–FullBandwidth–20MHz测试之前的准备工作ƒ示波器SPC–示波器内部采集通道自动补偿–无需人工干预ƒ探头校准–利用示波器标准信号输出–配合相应的探头校准夹具电源带载测试ƒ测量电源输出电压随负载的变化–高精度差分探头–通过offset调节动态范围–为了达到最好的动态范围，通常采样“超量程”设置,VH和VL会采用不同的offset设置ƒ直流电平测试精度–DCGainAccuracy–OffsetAccuracyModelDPO7000DPO4000DSO9000DSO7000DCGainAccuracy±1%(Reading)±1.5%(Reading)±2%(FS)±2%(FS)OffsetAccuracy±0.35%*(offsetvalue-position)±0.1div±1.5mV±[0.5%*offset-position|+DCBalance]±(1.25%*offset+1%offullscale+1mV)±0.1div±2.0mV±0.5%*offsetvaluePeakError±3.8mV±5.5mV±11.6mV±5.6mV*(CPUVTT带载测试)10mv/div;测量Vh时候offse