AG1280用户手册

AG1280Q48应用指南AG1280Q48Pin-OutPinNameAG1280Q48PinNameAG1280Q48PIN_1IOPIN_25IOPIN_2IOPIN_26HOLDB:3.3VPIN_3IOPIN_27VDDFLASH:3.3VPIN_4IOPIN_28GNDPIN_5IOPIN_29GNDPIN_6IOPIN_30GNDPIN_7VDDC:1.2VPIN_31GNDPIN_8GNDPIN_32WPB:3.3VPIN_9IOGlobalPIN_33GNDPIN_10VDDC:1.2VPIN_34VDDSPI:3.3VPIN_11IOPIN_35NCSPIN_12IOPIN_36DATAOUTPIN_13IOGlobalPIN_37TDOPIN_14IOPIN_38TMSPIN_15IOGlobalPIN_39TCKPIN_16IOPIN_40TDIPIN_17IOPIN_41IOGlobalPIN_18IOPIN_42IOPIN_19IOGlobalPIN_43IOPIN_20IOPIN_44IOGlobalPIN_21VDDIO2PIN_45IOPIN_22IOPIN_46IOGlobalPIN_23IOPIN_47VDDIO0PIN_24CDONEPIN_48IOAG1280Q48封装图QFN-48封装，bodysize=6mmX6mm，pitch=0.4mm配置电路AG1280Q48通过JTAG进行配置和烧写，使用AlteraUSB-Blaster下载线，请参考下图：除JTAG4个管脚外，还要接DATAOUT和NCS。CDONE接上拉电阻，在配置成功后输出高电平。WPB和HOLDB为AG1280内部配置FLASH的管脚，接Vcc。请注意，如果采用非标准10针插座，Pin-2和Pin-10均需接地。WPBHOLDBCDONETCKTDOTMSTDIDATAOUTNCSAG1280GNDDownloadCable10-PinMaleHeader(TopView)Pin-1Vcc10KΩVcc10KΩVccGND1KΩVcc10KΩVcc软件开发流程1.）软件安装：解压缩或执行安装文件，安装Supra软件。执行文件为bin目录中的Supra.exe。运行Supra，选择菜单File-Importlicense，选择license文件并导入License。2.）新建项目：新建一工程目录。打开Supra，进入Tools-Migrate：TargetDirectory选新建的工程目录，Migratefromdirectory不填，输入设计名称（这里例如led），Device选AG1280Q48，ve文件不填。点击Next，会生成一个以led命名的QuartusII项目，以及空的设计文件（qpf，v，sdc等）。3.）项目设计：用QuartusII打开led.qpf项目文件，修改设计文件v，或添加其它所需设计源文件。设计完成后，QuartusII中选择菜单中Tools-TclScripts...，窗口中选af_quartus.tcl，点击Run进行编译。Tcl执行过一次后，以后修改原设计，Quartus里只需执行正常的编译（StartCompilation）。4.）项目设置：QuartusII里编译成功后，编辑led.asf文件（Supra的设置文件，类似QuartusIIqsf文件，格式可参考qsf文件），加入IO标准，IO位置等设置信息，保存。例如：set_location_assignment-toclkPIN_2set_location_assignment-todataPIN_13（请参考芯片的管脚映射列表，确定IO名称及位置）5.）项目编译：Supra里继续执行Next，开始进行编译。编译成功后可以得到烧写文件，led_hybrid.prg。6.）芯片烧写：Supra软件中选Program，选中DesignName_hybrid.prg，开始烧写。烧写成功后，CDONE管脚会变高。PLL和RAM的使用方法在Supra中进入Tools-CreateIP，选择PLL或Memory。PLL类型选择PLLX，填写输入频率（MHz），输出频率，相移等数据。注意：PLL的输入时钟必须是芯片的全局输入时钟管脚（Pin_13，Pin_15，Pin_19这三个）。RAM类型选择BRAM，根据需要设置数据宽度和深度，以及端口方向。完成后Run，目录中会产生比如pll0.v、pll0.ip和ram0.v、ram0.ip两个文件。在QuartusII设计中加入IP，代码中调用产生的模块。由于IP包含在alta_sim.v的库文件中，这个文件默认在supra的安装目录中，如：C:\Supra\etc\arch\rodinia。QuartusIIproject要加入这个文件，同时，要把alta_pllx或alta_bram设为DesignPartition，如图：