电子测量与仪器第九章数据域测量-逻辑分析仪

第九章数据域测量—逻辑分析仪9.1数字系统测试的基本原理9.2逻辑分析仪9.3可测性设计9.4数据域测试的应用仪器科学与工程系9.1数字系统测试的基本原理一、数据域测试/数字系统测试的特点在现代数字电路和系统中，对其数据信息的测试技术就称为数据域测试。它具有以下特点：响应和激励间不是线性关系从外部有限测试点和结果推断内部过程或状态微机化数字系统的软件导致异常输出系统内部事件一般不会立即在输出端表现故障不易捕获和辨认给测试带来困难二、相关术语◆故障侦查/检测(FaultDetection)：判断被测电路中是否存在故障◆故障定位：查明故障原因、性质和产生的位置◆以上合称故障诊断，简称诊断◆缺陷(Defect)：物质上的不完善性。◆失效(Failure)：缺陷导致电路产生错误的运作◆故障(Fault)：缺陷引起的电路异常，缺陷的逻辑表现缺陷和故障非一一对应，有时一个缺陷可等效于多个故障◆出错/错误(Error)：故障导致的输出不正常◆真速测试（AT-SpeedTesting)：在功能性操作频率下的测试◆参数测试和逻辑测试：交直流参数和器件的逻辑功能测试◆测试主输入(PrimaryInput)：可由测试器直接驱动的输入◆测试主输出(PrimaryOutput)：可由测试器直接检测的输出◆测试图形/样式（TestPattern）：为获得故障而施加的数据◆测试矢量（TestVectors）：也称测试图形◆测试生成：通过一定算法或工具，获得电路测试矢量的过程◆故障覆盖率：测试集所侦查的故障数与电路总故障数之比三、故障模型固定型故障(StuckFault)：某一根信号线不可控，固定在某一逻辑值上。固定1故障(stuck-at-1)，s-at-1固定0故障(stuck-at-0)，s-at-0桥接故障(BridgeFaults)：两根或多根信号线间的短接输入端间桥接故障反馈式桥接故障，即输入与输出短接故障。桥接故障会改变电路拓朴结构，使得诊断更加困难。延迟故障(DelayFaults)：电路延迟超过允许值而引起的故障。时延测试验证电路中任何通路的传输延迟不超过系统时钟周期。暂态故障(TemporaryFaults)：故障是非固定的。类型：瞬态故障和间歇性故障瞬态故障：电源干扰和α粒子辐射等原因造成间歇性故障：元件参数变化、接插件不可靠等造成四、测试方法（略）组合电路测试：敏化通路法，D算法，布尔差分法时序电路测试：迭接阵列，测试时序数字系统测试：随机测试，穷举测试五、数据域测试系统的组成数字信号源被测数字系统逻辑分析特征分析时序参数测试(1)数字信号源(2)逻辑分析(3)特征分析◆作用和功能为数字系统的功能测试和参数测试提供输入激励信号产生图形宽度可编程的并行和串行数据图形产生输出电平和数据速率可编程的任意波形产生可由选通信号和时钟信号控制的预先规定的数据流(1)数字信号源存储器多路器格式化器多路器格式化器输出放大器通道0通道K存储器nn11mm分离电路分配器序列寄存器分频器外部时钟起/停内部时钟和起/停产生地址计数器............输出放大器......◆结构组成◆采用VCO产生内部时钟,或PLL产生高精度的时钟.外部时钟◆时钟分离电路提供多个不同时钟,供不同电路模块串并转换，同步，电平调节◆序列存储器在初始化期间写入了每个通道的数据，数据存储器的地址由地址计数器提供。在测试过程中，在每一个作用时钟沿上，计数器将地址加1◆多路器可将多个并行输入位转换成串行数据流。对于低速的数字信号源，多路器可以不要，从数据的每个数输出可直接产生一个串行数据流◆格式化器将数据流与时钟同步◆格式化器的输出直接驱动输出放大器，放大器的输出电平可编程◆数据的产生(2)逻辑分析◆逻辑分析用于测试和分析多个信号之间的逻辑关系及时间关系◆逻辑分析仪的特点通道数多存储容量大可以多通道信号逻辑组合触发数据处理显示功能强(3)特征分析◆采用特征分析技术的必要性对各节点逐一地测试与分析使测试成本巨增受封装的限制，从多节点观察测试响应受到限制内测试的需要◆特征分析技术:从被测电路的测试响应中提取出“特征”（Signature），通过对无故障特征和实际特征的比较进行故障的侦查和定位◆特征分析的实现——线性反馈移位寄存器(LFSR)hi=1，表示接通反馈线；hi=0，表示断开反馈线反馈系数hi在二元域上定义的多项式h(x)=xn+h1xn－1+…+hn-1x+1称为该线性反馈移位寄存器的特征多项式D1h1h2++...hn-2+D2Dn-1Dnhn-1+x0x1x2xn-2xn-1xn输出位流MQ单输入特征分析器工作原理：用一个已知的进制序列去除被检验的二进制序列M，所得到的余数即为特征。特征分析过程对应为二元域上的多项式除法。被除数为被测的输入响应序列，除数为反馈移位寄存器的特征多项式。相除后，商对应线性反馈移位寄存器的输出位流，余数为测试响应的特征。特征分析技术具有很高的检错率当测试序列足够长时，特征分析的故障侦出率不低于m211，m为用作特征分析的LFSR的长度。当m=16时，故障侦出率高达99.998%由LFSR构成的多输入特征分析器(MISR)DQh1h2hn-1...DQhnDQ被测电路主输出基于特征分析的数字系统故障诊断原理测试激励被测电路输入特征特征-故障字典响应比较被测电路的无故障特征或某种故障下的特征可通过电路的逻辑模拟或故障模拟获得。通过事前的模拟建立好特征-故障字典，便可用于故障诊断。9.2逻辑分析仪主要内容:一、逻辑分析仪的特点与分类二、逻辑分析仪的基本组成原理三、逻辑分析仪的触发方式四、逻辑分析仪的显示方式五、逻辑分析仪的技术指标与发展趋势六、逻辑分析仪的应用一、逻辑分析仪的特点与分类输入通道多数据捕获能力强,具有多种灵活的触发方式具有较大的存储深度,可以观察单次或非周期信号显示方式丰富能够检测毛刺◆特点◆分类按工作特点分类:(1)逻辑状态分析仪(2)逻辑定时分析仪按结构特点分类:(1)台式逻辑分析仪(2)便携式逻辑分析仪(3)外接式逻辑分析仪(4)卡式逻辑分析仪台式逻辑分析仪卡式逻辑分析仪便携式逻辑分析仪外接式逻辑分析仪二、逻辑分析仪的组成原理信号输入信号外时钟采样数据存储时钟选择内时钟触发产生显示控制CRT数据捕获数据显示逻辑分析仪原理结构门限电平设定逻辑分析仪的组成主要包括数据捕获和数据显示两大部分.采样是通过比较器来完成的！三、逻辑分析仪的触发方式◆几个概念通道1通道8100….1100….1000….1000….0采样时钟000….0000….0100….0100….1100….0100….0采样数据数据流•数据流：逻辑分析仪对被测信号连续采样获得的一序列数据。•触发：由一个事件来控制数据获取，即选择观察窗口的位置。•跟踪：采集并显示数据的一次过程称为一次跟踪。触发字数据流数据窗口跟踪开始观察窗口宽度：逻辑分析仪存储深度◆触发方式(1)组合触发：多通道信号的组合作为触发条件，即数据字触发。每个通道的触发条件可为：“1”“0”“x”如：8个通道的组合触发条件设为：“011010X1”则：该8个通道中出现数据：01101001或01101011时均触发基本的触发跟踪方式：触发起始跟踪触发终止跟踪触发字数据流数据窗口跟踪开始触发起始跟踪触发字数据流数据窗口跟踪结束触发终止跟踪(2)延迟触发触发字数据流数据窗口跟踪开始延迟数跟踪结束数据流数据窗口触发字延迟数触发开始跟踪加延迟触发终止跟踪加延迟在数据流中搜索到触发字时，并不立即跟踪，而是延迟一定数量的数据后才开始或停止存储数据，它可以改变触发字与数据窗口的相对位置。(3)序列触发导引条件使能第二级触发第二级触发字无效第二级触发字有效第一级触发B(导引条件)子程序C(触发条件)主程序两级序列触发工作原理多个触发字的序列作为触发条件，当数据流中按顺序出现各个触发字时才触发。序列触发常用于复杂分支子程序的跟踪。(4)手动触发（随机触发）(5)限定触发与门限定条件触发识别数据流触发信号限定条件触发产生原理无条件的人工强制触发，因此观察窗口在数据流中的位置是随机的。由于某些触发条件出现太频繁，为有选择地捕获特定数据，可给触发条件加上些约束条件。附加的条件未出现，也不能触发。四、逻辑分析仪的显示方式每个通道的信号用一个伪方波显示，多个通道同时显示。(1)波形显示(2)数据列表显示将每个通道采集到的值组合成数据，按采样顺序显示。8bit作为一个探头(3)反汇编显示地址（HEX）数据（HEX）操作码操作数2000200320052006...21422006049723...LDLDSUBINC...HL，2042B，04AHL...将数据流按照被测CPU指令系统反汇编后显示。(4)图解显示BCD数据序列的图解显示0510程序执行的图解显示2000H20FFH主程序子程序循环程序图解显示将屏幕X，Y方向分别作为时间轴和数据轴进行显示的一种方式。它将要显示的数据通过D/A转换器变为模拟量，按照存储器中取出数据的先后顺序将转换所得的模拟量显示在屏幕上，形成一个图像的点阵。主要技术指标①定时分析最大速率。②状态分析最大速率。③通道数。④存储深度。⑤触发方式。⑥输入信号最小幅度。⑦输入门限变化范围。⑧毛刺捕捉能力。五、逻辑分析仪的技术指标及发展趋势发展趋势•分析速率、通道数、存储深度等技术指标也在不断提高•功能不断加强。•与时域测试仪器示波器的结合，提高混合信号分析能力•向逻辑分析系统（LogicAnalyzeSystem）方向发展。六、逻辑分析仪的应用硬件测试及故障诊断激励信号被测电路逻辑分析仪例：ROM/ASIC的指标测试(最高工作频率、寿命测试、高低温测试)数据发生器ROM逻辑分析仪频率计地址数据外时钟ROM指标参数测试例：毛刺信号的测试分频电路74LS138ABCG/G2A/G2B逻辑分析仪（a）译码电路的测试（b）译码电路输出定时图逻辑定时分析仪测试译码电路及其毛刺/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y7实例：HB9402软件测试与分析03CF042D03F2通路A通路B分支程序的跟踪测试通路B触发条件（03F2）通路A导引条件（042D）逻辑分析仪也可用于软件的跟踪调试，发现软硬件故障，而且通过对软件各模块的监测与效率分析还有助与软件的改进。例1：80C51指令执行信号时序测试例2：分支程序跟踪测试9.3可测性设计主要内容:一、概述二、扫描设计技术三、内建自测试技术（简）四、边界扫描测试技术（简）◆可测性设计出现的背景：VLSI◆传统的系统设计方法的缺陷◆可测性设计---在系统的设计阶段就同时考虑测试的需求，以提高系统的可测试性◆可测性的量化----可测性测度可控性（Controllability）—对电路中各节点的逻辑值控制难易程度的度量可观性(Observability)—对故障信号进行观察或测量难易程度的度量一、概述◆可测性设计考虑的主要问题什么样的结构容易作故障诊断什么样的系统，测试时所用的测试矢量既数量少，产生起来又较方便测试点和激励点设置在什么地方，设置多少，才能使测试比较方便而开销又比较少◆结构可测性设计—从可测性的观点对电路的结构提出一定的规则，依据可测性设计的一般规则和基本模式来进行电路的功能设计，使得设计的电路容易测试◆扫描通路法二、扫描设计技术◆基本原理---将一个集成电路内所有状态存储器件串接起来，组成一个移位寄存器，使得从外部能容易地控制并直接观察这些状态存储器件中的内容◆同步时序电路的一般模型{Y1Y2Yn-1Yn状态存储器件系统时钟PONPIy...N—组合电路Yi—状态存贮器件PO—主输出PI—主输入◆对状态存储器件的控制和观测只能通过组合电路间接进行，使测试问题复杂◆一般扫描通路设计扫描通路设计要保证各个时序元件可以同组合电路完全隔离开来，以便时序元件的状态可随意设置，同时保证时序元件的输入可观察.Y1Y2Yn-1Yn扫描输出......NPI{POy扫描选择扫描输入系统时钟隔离开关(添