搜索
数字电路逻辑课程设计——数字电子钟班级：通信0902姓名：黄飞学号：2009001344一、设计要求○1设计一个具有时、分、秒显示的电子钟（23小时59分59秒），具有手动校时、校分的功能。○2用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试。○3画出框图和逻辑电路图，写出设计、实验总结报告。二、设计方案数字钟由1Hz脉冲信号源、计数器、译码器、显示器等几部分组成。这些都是数字电路中应用最广的基本电路，原理框图如图2所示。石英晶体振荡器产生的时标信号送到分频器，分频电路将时标信号分成每秒一次的方波信号。秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。“秒”的显示由两级计数器和译码器组成的六十进制计数电路实现；“分”的显示电路与“秒”相同；“时”的显示由两级计数器和译码器组成的二十四进制计数电路来实现。所有计时结果由六位数码管显示。三、单元电路设计与分析1．计数器电路(1)秒、分计时电路本实验采用10进制计数器74LS160来实现时间计数单元的计数功能。秒个位为十进制，无需进制转换。秒十位为六进制，需用与非门实现异步置数。分显示电路与秒显示电路基本类似。如图1-1所示。图1-1计数器电路（2）时计数电路。时十位为3进制，当时十位为0,1时，时个位是10进制；当时十位是2时，个位是4进制。即需要一与非门将整体电路置数为0。如图1-2所示。图1-2时计数电路2．校时电路在分和时的个位进位端接一个开关，当需要对时或分校时，按下开关即可校时。具体的来说，调时的时候将j3断开，j2闭合。闭合一次j1调一次时钟。有点将校时电路复杂化了-_-!如图2-1所示。图2-1校时电路四、总原理图及元器件清单（连线有点乱-_-|||，仿真的时候发现频率1hz实现不了周期1s的脉冲，大概频率100hz的时候能实现）2．元器件清单DCD_HEX674LS160674LS00D5KEY6脉冲电源1五、总结体会总的来说，收获颇丰，期间学到了很多东西。去实验室看到实验器材，很是怀疑这些古老的历经多届学生折腾过的仪器能否顺利的完美的...(各种理想化的状态）完成课设，做了一段时间后发现我的担心果然是很有根据的。电路试验箱没有多大的问题（当然自己首先抢到基本上没有问题的试验箱，还和虚无的RP的有关-_-!），集成元件坏了3个(@﹏@)~。不过这些锻炼了自己排查检错能力，收获很多。最终看到试验箱布满引线，很有成就感。不过，闹钟电路没做，有点遗憾。半年与数电的接触，感觉零一的世界里充满了乐趣。