电工电子学 门电路和组合逻辑电路(zm)

下一页返回上一页退出章目录第20章门电路和组合逻辑电路20.1脉冲信号20.2基本门电路及其组合20.5逻辑代数20.4CMOS门电路20.3TTL门电路20.6组合逻辑电路的分析与综合20.7加法器20.8编码器20.9译码器和数字显示下一页返回上一页退出章目录1.掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解TTL门电路、CMOS门电路的特点;3.会分析和设计简单的组合逻辑电路;4.理解加法器、编码器、译码器等常用组合逻辑电路的工作原理和功能;5.学会数字集成电路的使用方法。本章要求：2.会用逻辑代数的基本运算法则化简逻辑函数;第20章门电路和组合逻辑电路下一页返回上一页退出章目录模拟信号：随时间连续变化的信号20.1脉冲信号模拟信号数字信号电子电路中的信号1.模拟信号正弦波信号t三角波信号t下一页返回上一页退出章目录处理模拟信号的电路称为模拟电路。如整流电路、放大电路等，注重研究的是输入和输出信号间的大小及相位关系。在模拟电路中，晶体管三极管通常工作在放大区。2.脉冲信号是一种跃变信号，并且持续时间短暂。尖顶波t矩形波t下一页返回上一页退出章目录处理数字信号的电路称为数字电路，它注重研究的是输入、输出信号之间的逻辑关系。在数字电路中，晶体管一般工作在截止区和饱和区，起开关的作用。脉冲信号正脉冲：脉冲跃变后的值比初始值高负脉冲：脉冲跃变后的值比初始值低如：0+3V0-3V正脉冲0+3V0-3V负脉冲下一页返回上一页退出章目录脉冲幅度A脉冲上升沿tr脉冲周期T脉冲下降沿tf脉冲宽度tp脉冲信号的部分参数：A0.9A0.5A0.1AtptrtfT实际的矩形波下一页返回上一页退出章目录20.2基本门电路及其组合逻辑门电路是数字电路中最基本的逻辑元件。所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。20.2.1逻辑门电路的基本概念基本逻辑关系为“与”、“或”、“非”三种。下面通过例子说明逻辑电路的概念及“与”、“或”、“非”的意义。下一页返回上一页退出章目录220V+-设：开关断开、灯不亮用逻辑“0”表示，开关闭合、灯亮用逻辑“1”表示。逻辑表达式：Y=A•B1.“与”逻辑关系“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。000101110100ABYBYA状态表下一页返回上一页退出章目录BY220VA+-2.“或”逻辑关系“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。逻辑表达式：Y=A+B状态表000111110110ABY下一页返回上一页退出章目录3.“非”逻辑关系“非”逻辑关系是否定或相反的意思。逻辑表达式：Y=A状态表101AY0Y220VA+-R下一页返回上一页退出章目录由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。门电路主要有：与门、或门、非门、与非门、或非门、异或门等。20.2.2分立元件基本逻辑门电路20.2基本门电路及其组合下一页返回上一页退出章目录电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。100VUCC高电平低电平下一页返回上一页退出章目录1.二极管“与”门电路(1)电路(2)工作原理输入A、B、C全为高电平“1”，输出Y为“1”。输入A、B、C不全为“1”，输出Y为“0”。0V0V0V0V0V3V+U12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“与”门逻辑状态表0V3V下一页返回上一页退出章目录1.二极管“与”门电路(3)逻辑关系：“与”逻辑即：有“0”出“0”，全“1”出“1”Y=ABC逻辑表达式：逻辑符号：&ABYC00000010101011001000011001001111ABYC“与”门逻辑状态表下一页返回上一页退出章目录2.二极管“或”门电路(1)电路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或”门逻辑状态表3V3V-U12VRDADCABYDBC(2)工作原理输入A、B、C全为低电平“0”，输出Y为“0”。输入A、B、C有一个为“1”，输出Y为“1”。下一页返回上一页退出章目录2.二极管“或”门电路(3)逻辑关系：“或”逻辑即：有“1”出“1”，全“0”出“0”Y=A+B+C逻辑表达式：逻辑符号：ABYC100000011101111011001011101011111ABYC“或”门逻辑状态表下一页返回上一页退出章目录3.晶体管“非”门电路+UCC-UBBARKRBRCYT10截止饱和(2)逻辑表达式：Y=A“0”10“1”(1)电路“0”“1”AY“非”门逻辑状态表逻辑符号1AY下一页返回上一页退出章目录1.与非门电路有“0”出“1”，全“1”出“0”“与”门&ABCY&ABC“与非”门00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：1Y“非”门20.2.3基本逻辑门电路的组合下一页返回上一页退出章目录2.或非门电路Y&ABC“或非”门1Y20.2.3基本逻辑门电路的组合“或”门ABC1有“1”出“0”，全“0”出“1”00010010101011001000011001001110ABYC“或非”门逻辑状态表Y=A+B+C逻辑表达式：下一页返回上一页退出章目录例：根据输入波形画出输出波形ABY1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABY11ABY2Y2下一页返回上一页退出章目录ABC&1&D1Y3.与或非门电路20.2.3基本逻辑门电路的组合Y=A.B+C.D逻辑表达式：1&&YABCD逻辑符号下一页返回上一页退出章目录20.3TTL门电路(三极管—三极管逻辑门电路)TTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。下面介绍集成“与非”门电路的工作原理、特性和参数。下一页返回上一页退出章目录T5YR3R5ABCR4R2R1T3T4T2+5VT1输入级中间级输出级20.3.1TTL“与非”门电路1.电路E2E3E1B等效电路C多发射极三极管下一页返回上一页退出章目录T5YR3R5ABCR4R2R1T3T4T2+5VT1(1)输入全为高电平“1”(3.6V)时2.工作原理4.3VT2、T5饱和导通钳位2.1VE结反偏截止“0”(0.3V)负载电流（灌电流）输入全高“1”,输出为低“0”1VT1R1+UccT4下一页返回上一页退出章目录T5YR3R5ABCR4R2R1T3T4T2+5VT12.工作原理1VT2、T5截止负载电流（拉电流）(2)输入端有任一低电平“0”(0.3V)(0.3V)“1”“0”输入有低“0”输出为高“1”流过E结的电流为正向电流5VVY5-0.7-0.7=3.6V下一页返回上一页退出章目录有“0”出“1”全“1”出“0”“与非”逻辑关系00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：Y&ABC“与非”门下一页返回上一页退出章目录74LS00、74LS20管脚排列示意图&&1211109814133456712&&UCC4B4A4Y3B3A3Y1B1A1Y2B2A2YGND(a)74LS001211109814133456712&&UCC2D3C2BNC2A2Y1B1ANC1D1C1YGND74LS20(b)下一页返回上一页退出章目录(1)电压传输特性：输出电压UO与输入电压Ui的关系。CDE3.TTL“与非”门特性及参数电压传输特性测试电路ABO1231234Ui/VUO/V&+5VUiUoVV下一页返回上一页退出章目录ABCDE(2)TTL“与非”门的参数电压传输特性典型值3.6V，2.4V为合格典型值0.3V，0.4V为合格输出高电平电压UOH输出低电平电压UOL输出高电平电压UOH和输出低电平电压UOLUO/VO1231234Ui/V下一页返回上一页退出章目录ABDE低电平噪声容限电压UNL—保证输出高电平电压不低于额定值90%的条件下所允许叠加在输入低电平电压上的最大噪声（或干扰）电压。UNL=UOFF–UIL允许叠加干扰定量说明门电路抗干扰能力UOFFUOFF是保证输出为额定高电平的90%时所对应的最大输入低电平电压。0.9UOH输入低电平电压UILO1231234Ui/VUO/V下一页返回上一页退出章目录输入高电平电压UIHAB高电平噪声容限电压UNH—保证输出低电平电压的条件下所允许叠加在输入高电平电压上的最大噪声（或干扰）电压。UNH=UIH–UON允许叠加干扰定量说明门电路抗干扰能力UON是保证输出为额定低电平时所对应的最小输入高电平电压。DEO1231234Ui/VUO/VUON下一页返回上一页退出章目录指一个“与非”门能带同类门的最大数目，它表示带负载的能力。对于TTL“与非”门NO8。输入高电平电流IIH和输入低电平电流IIL当某一输入端接高电平，其余输入端接低电平时，流入该输入端的电流，称为高电平输入电流IIH（A）。当某一输入端接低电平，其余输入端接高电平时，流出该输入端的电流，称为低电平输入电流IIL（mA）。扇出系数NO下一页返回上一页退出章目录10当某一输入端接低电平，其余输入端接高电平时，流出该输入端的电流，称为低电平输入电流IIL（mA）。若要保证输出为高电平，则对电阻值有限制RIILUNL&&Y11R下一页返回上一页退出章目录平均传输延迟时间tpd50%50%tpd1tpd22pt2pt1pdtttTTL的tpd约在10ns~40ns，此值愈小愈好。输入波形ui输出波形uO下一页返回上一页退出章目录20.3.2三态输出“与非”门当控制端为高电平“1”时，实现正常的“与非”逻辑关系Y=A•B“1”控制端DE1.电路D截止T5YR3R5ABR4R2R1T3T4T2+5VT1下一页返回上一页退出章目录20.3.2三态输出“与非”门“0”控制端DET5YR3R5ABR4R2R1T3T4T2+5VT11.电路导通1V1V当控制端为低电平“0”时，输出Y处于开路状态，也称为高阻状态。下一页返回上一页退出章目录&YEBA逻辑符号0高阻0011011110111110表示任意态20.3.2三态输出“与非”门三态输出“与非”状态表ABEY功能表输出高阻1E0EABY下一页返回上一页退出章目录三态门应用：可实现用一条总线分时传送几个不同的数据或控制信号。“1”“0”“0”如图所示：总线&A1B1E1&A2B2E2&A3B3E3A1B1下一页返回上一页退出章目录1.电路有源负载&YCBA逻辑符号T5YR3ABCR2R1T2+5VT1RLU20.3.3集电极开路“与非”门电路(OC门)下一页返回上一页退出章目录OC门的特点：1.输出端可直接驱动负载如：Y&CBAKA+24VKA~2202.几个输出端可直接相联&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“0”“0”下一页返回上一页退出章目录OC门的特点：1.输出端可直接驱动负载如：Y&CBAKA+24VKA~2202.几个输出端可直接相联&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“1”“线与”功能0下一页返回上一页退出章目录20.5逻辑代数逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和