ad9361多芯片同步条件

多芯片同步的实现需要以下条件1.相同参考输入源供给多片AD9361作为外部参考时钟;以保证RFLO和BBPLL的VCO输出与参考同步2.每片AD9361的SYNC_IN管脚连接到同一个基带芯片的GPIO输出管脚;该GPIO用于输出同步脉冲，以复位芯片内部分频器从而保证不同芯片的内部各种时钟相位一致.3.0x001寄存器D3-D0置1；RFLO多芯片同步:0x001[D3]=1:这样可以保证9361芯片在状态机为Alertmode时RFLO输出的分频器仍然工作,这样就能保证不同芯片输出本振信号的相位关系恒定(上电后保持不变);如果该[D3]=0，当芯片进入alertmode时输出分频器会关闭，再打开后不同芯片输出本振信号的相位关系会因此有变化。注意：每次上电后不同芯片LO仍然会有恒定的相位差。基带锁相环/数字时钟/数据接口的多芯片同步：1.先将[D2]=1；SYNC_IN管脚输入一个同步脉冲，完成基带锁相环的多芯片同步；2.再将[D1]=1；SYNC_IN管脚输入一个同步脉冲，完成内部各种数字时钟的多芯片同步；3.再将[D0]=1