集成电路设计实践课程设计-SARADC李福乐清华大学微电子所2019提纲•引言•DAC设计–DAC类型–CDAC分段结构–CDAC电容失配与校准•比较器设计–比较器类型–比较器失调与噪声•SAR逻辑设计–同步逻辑–异步逻辑•冗余设计•实验传感器A/D数字通信系统D/A执行器模拟信号的数字传输系统抽样量化编码编码:用M进制代码表示量化后的抽样值。抽样:对信号在时间上离散。量化:把抽样值在幅度上离散。3理想抽样的频谱函数图4采样定理:设有连续信号x(t),其频谱X(f),以采样周期TS采得的信号为xs(nTs)。如果频谱和采样周期满足下列条件:①频谱X(f)为有限频谱,即当时|f|≥fc,X(f)=0②TS≤1/2fc则连续信号:唯一确定。采样定理含义:如果要从相等时间间隔取得的采样点中,毫无失真地重建模拟信号波形,则采样频率必须大于或等于模拟信号中最高频率成份的两倍。采样定理nssssssnTtTnTtTnTxtx)()(sin)()(5采样率•Nyquist采样•过采样–采样率远大于2fh–Sigma-deltamodulator•欠采样(带通采样)–采样率小于2fh•上采样(序列内插)–Sigma-deltaDAC•下采样(序列抽取)–Sigma-deltaADC’sdigitalfilter6A/D&D/AConverterS/H量化VaiLPFDSPD/AS/HLPFVaoADCDACA/D与D/A转换是对偶关系问题:各点信号波形与频谱?采样与量化S/H量化器ViVi(n)Do(n)N-bitLPFVrfckADC转换速度:fckADC量程:VrADC分辨率:Vr/2NADC输出码:0~2N-1量化误差:[0~Vr/2N]量化误差113322122222NNNNridddddVVqVVVDAie,0理想A/D转换:N-bit量化器:量化误差:DO_N所对应的模拟电压:qDVDVNONrNODA__2量化误差NNNNNOdddddddD2133221_22222A/DVrDO_NN-bitVi+ViDOVea量化误差1.量化误差的分布范围为[0,q]或者[-q/2,q/2]2.量化误差可认为是均匀分布3.量化误差在频谱上也可以认为在[0,fck]中均匀分布12122/2/22qdqqqqqq76.102.6nSNRpdB10电路误差Ve=量化误差+电路误差+噪声N-bitADC的量化边界电压:Vq1,Vq2,Vq3,…,VqN-1第k个码元空间:Vk=Vqk+1-Vqk理想量化器有均匀的Vk=Vr/2N=1LSB但实际电路是非理想的,比如元件失配,导致各个码元空间不均匀码元空间的不均匀会影响ADC线性电路噪声也会叠加到输出中例:量化边界电压由电阻串分压得到+ViDOVea静态指标:DNL,INL,OFFSET,GAINERROR,Monotonicity静态指标Ref:Sansen,Analogdesignessentials,p206关键是求得每个码对应的模拟范围12OFFSET,GAIN:不影响线性DNL:局部非线性,声音信号敏感INL:全局非线性,电信应用敏感单调性:对反馈控制系统很重要动态特性S/H量化器ViVi(n)Do(n)N-bitVrfck低频信号输入时,A/D误差主要由静态误差决定输入信号频率升高时,由于S/H电路的精度下降,A/D误差会增加,此时,ADC性能不能只由DNL,INL等静态特性来描述通常给定一个频率的正弦波输入,对ADC输出进行采集并FFT分析其功率谱,得到该输入频率下的动态特性动态特性和静态特性相结合,可更全面地反应ADC性能动态特性00.050.10.150.20.250.30.350.40.450.5-120-100-80-60-40-200X:0.4653Y:-79.81ADCOutputSpectrumfi/fsPower(dB)SFDR•SNR:信号功率与噪声功率之比Ps/Pn•SNDR:信号功率与(噪声+失真功率)之比Ps/(Pn+Pd)•ENOB:有效转换精度ENOB=(SNDR-1.76)/6.02•SFDR:信号功率与最大杂波功率之比•THD:总谐波功率与信号功率之比输入为正弦波,幅度接近满量程,如-1dBFS14SFDR对接收机动态范围指标很重要ADC指标测试方法•静态指标——码密度测试(CDT)•动态指标——采样与FFT频谱分析FFTViPSPd+Pn+VnADCCDSCLK15A/D转换原理VinVRVR/201234目标A/D转换:将整个量程分为2N个码元空间找到Vin所属的码元空间输出该码元空间对应地数字码通常实现方法:产生码元边界电压Vqk,这是一个升序数组将Vin与Vqk进行比较搜索,找到其所属的位置m:Vqm=VinVqm+1对m进行编码输出ADC=DAC+比较器:码元边界电压通常由DAC来实现电压比较由比较器来实现可以有不同的比较搜索算法,在速度、精度、代价之间权衡,对应于不同的ADC实现结构二分法搜索Bit-by-bit线性搜索Code-by-codeA/D转换原理-+-+-+-+-+VRVinVR1VR2VR15VR14VR13译码m=4Vin111111111110000温度码--二进制译码1011VR单步转换(FlashADC)4-bitFlashADC转换原理全并行的Code-by-code比较搜索速度最快,但面积功耗大A/D转换原理VinVRVR/201234目标二分法搜索Bit-by-bitSARADC的原理与电路实现DAC+比较器:SAR逻辑控制DAC每次产生一个Vqk比较器比较Vin和Vqk的大小SAR逻辑根据比较结果控制下一步的D/A在SAR逻辑控制下,实现bit-by-bit转换比较器数目少,速度较快,且OPA-Less,是一种很有前途的结构A/D转换原理多步转换VinVres1Vres2Vres34-bitADC四步转换原理VRVR/2VR/4VR/8VresiVinfineA/Dstep1step2stepi…A/DD/A-SHAVsBit-by-bit转换,只是引入了余差电压的概念降低了比较器数目和DAC位数A/D转换原理多步转换VinVres1Vres2Vres34-bitA/DexampleVRVRVRVRVresiVinfineA/Dstep1step2stepi…A/DD/A-GSHAVsBit-by-bit转换,引入了余差放大电路降低了比较器数目、DAC位数、以及比较器分辨率要求A/D转换原理多步转换MDAC的开关电容电路实现采样(ph1)D/A、相减及放大(ph2)VresifineA/Dstage1stage2stagei…A/DD/A-GS/HMDACph1ph2相邻级交替工作SHAVsVin每步引入S/H,实现高速转换,Pipeline结构A/D转换原理Ve=量化误差+电路误差+噪声NyquistADC的采样与量化是一一对应的每一次的采样与量化误差直接叠加到输出中噪声带宽与信号带宽重合NyquistADC的精度受到电路误差与噪声的限制!可以采用过采样sigma-deltaADC来实现高精度转换+ViDOVeaSARADCPrinciple•以D/A来实现A/D,逐次逼近•需要N次D/A和比较实现1次N位A/D转换•精度主要由DAC决定•无运放,低电压、低功耗•深亚微米CMOS工艺下很有发展潜力的结构•超低功耗,高速转换是研究热点–异步时序控制可实现性能8~16bitxk~x00MS/sTime-interleaved9-b,50MS/s,65fJ/conv.9-b,40MS/s,54fJ/conv.10-b,10MS/s,11fJ/conv.NoTime-interleaved!SAR的功耗优势主要Nyquist结构ADC的比较Ref:Shuo-WeiMichaelChen.JSSC2006.12实际上在中低分辨率上异步SAR结构的速度已逼近Pipeline结构提纲•引言•DAC设计–DAC类型–CDAC分段结构–CDAC电容失配与校准•比较器设计–比较器类型–比较器失调与噪声•SAR逻辑设计–同步逻辑–异步逻辑•冗余设计•实验DACtopologies电压型电压改进型阻容混合型电荷型二进制电流型电流型R2R匹配好;低功耗差分结构3-bitDiff.-end3-bitSingle-end单端结构:需要2N个电容全差分结构:单边只需2N-1个电容底板采样的单端与全差分结构:对于Nbit差分分段结构,可以:M+(L-1):考虑噪声和匹配(M-1)+L:考虑面积4211COMP+-ViInputSampling(5/8)VrVi(6/8)Vr4211COMP+-Vrb2=1MSBDecision-(Vi-Vr/2)4211COMP+-Vrb1=0MSB-1DecisionVr-(Vi-3Vr/4)4211COMP+-Vrb0=1VrLSBDecision-(Vi-5Vr/8)211COMP+-VipVcm211VinInputSampling(1/4)VRVi(1/2)VRVi=Vip-VinVR=Vrp-Vrn211COMP+-Vcm211Vcmb2=1MSBDecisionVip-Vin211COMP+-Vcm211Vcmb1=0VrpVrnMSB-1DecisionVi-VR/2211COMP+-Vcm211Vcmb0=1VrpVrnVrnVrpLSBDecisionVi-VR/4单端输入+差分转换VcmVrpVrnVi111'22ComparatorCsCs1'S-to-DVcmVcmVrpVrnVi111'22221122ComparatorCsCsCdCd背景:很多模拟电路输出的是单端信号;差分转换结构有利于抑制共模噪声。问题:单端输入+差分转换?解决方案:1)前置单转差放大器优点:原理清楚、可同时作为ADCDriver缺点:增加功耗与噪声,电路复杂2)浮动顶板采样原理:顶板共模浮动采样,Cs上共模在采样相不改变;顶板共模通过开关电容电路来刷新和确定优点:电路简单单转差方案1单转差方案2电荷型DAC特点:集成T/H电路与输入相连的开关较多输入电容较大采用分段结构可减少电容数目电容大小是精度与面积功耗的权衡,可通过mento-carlo仿真确定对高精度转换,输入开关Ron线性须保证bootstrap!高位电容可采用单元温度码控制,以减小输入端毛刺,避免电荷泄漏;以及确保单调性高位电容可采用DEM技术进一步提高精度版图关键点:DACoutput关键点底板采样30整体电路CLK_DIV16CLK_DIV16LatchLatchLatchLatchLatchLatchLatchLatchMSBLSBTcTRTcTRTcTRTcTRTcTRTcTRTcTRTcTRCLK_DIV16SignaltrackingSignaltrackingD7~D0SychronizeSignaltrackingSignaltracking10110101ComparisonredistributionTIMINGDIAGRAMQQSETCLRDQQSETCLRDQQSETCLRDQQSETCLRDCLKCLK_DIV16RSTANDANDCLKBUFCLKGENERATORCLKRSTCLK_DIV16B顶板采样Ref:叶亚飞实践课汇报PPT一个8bitSARADC的整体结构与信号关系提纲•引言•DAC设计–DAC类型–CDAC分段结构–CDAC电容失配与校准•比较器设计–比较器类型–比较器失调与噪声•SAR逻辑设计–同步逻辑–异步逻辑•冗余设计•实验分段电容结构分析VR0kCuCaCLtCMt-kCudVo11VR0CaCMtCLt-2L-1CudVo22L-1CudV2RLtauOVXCCkCdV1R