AD9851中文手册----

AD9851中文手册AD9851目录特征..................................................................................................................................................3应用..................................................................................................................................................3概述..................................................................................................................................................3功能方框图.......................................................................................................................................4AD9851详细说明............................................................................................................................4引脚功能描述...................................................................................................................................6引脚图..............................................................................................................................................7操作和应用.......................................................................................................................................7特征180MHz时钟速率参考时钟具有6倍倍乘器。芯片具有高性能10位DAC和高速滞后比较器无杂散动态范围SFDR＞43dB@70MHz的模拟输出。32位频率控制字简化控制接口：并行或串行异步加载格式5位相位调制和补偿能力比较器纹波抖动80psp-p@20MHz+2.7V至+5.25V单电源工作低功耗：555毫瓦@180兆赫省电功能，4毫瓦@2.7V超小28引线SSOP封装频带宽正常输出工作频率范围为0～72MHz;应用频率/相敏正弦波合成为进行数字通信设定时钟恢复和锁定电路通信数字控制的ADC编码发生器敏捷L.O应用在正交振荡器连续波，调幅，调频，FSK信号，发射机的MSK模式。概述该AD9851是一种高度集成的设备，采用先进的DDS技术，再加上内部高速度、高性能D/A转换器，和比较器，使一个数字可编程频率合成器和时钟发生器功能化。当参照准确的时钟源，AD9851可以产生一个稳定的频率和相位且可数字化编程的模拟正弦波输出。此正弦波可直接用作时钟源，在其内部转化为方波成为灵活的时钟发生器。AD9851采用的最新的高速DDS内核可接受32位的频率控制字，180MHz系统时钟，分辨率为0.04赫兹。该AD9851包含一个特有的6×REFCLK倍乘器电路，因此无需高速外部晶振。6×REFCLK倍乘器使其有最小的无杂散动态范围SFDR和相位噪声特性。AD9851提供了5位可编程相位调制，使移相输出的增量为11.25°。功能方框图该AD9851包含一个内部的高速比较器。可以输出一个低抖动输出脉冲。可进行频率调整，控制能将相位调谐字异步加载到AD9851并通过并行或串行方式载入。并行负载格式由五个迭代的8位控制字（字节）。第一个8位字节控制输出相位，6×REFCLK倍乘器，电源关闭启用和装载模式;其余字节组成32位频率控制字。串行加载完成是通过一个40位串行数据流进入通过其中一根并行输入总线。该AD9851采用先进的具有突破性功能的CMOS技术。供电电源仅555毫瓦功率耗散（+5V电源供电），最大时钟速率为180兆赫。该AD9851封装采用28引脚SSOP，主流AD9850为125MHz的频率。AD9851详细说明时钟输入特性（6倍倍乘器未启动）：+5V供电时最小输出频率1MHZ，最高输出频率为160MHZ。+3.3V供电时最小输出频率1MHZ，最高输出频率为120MHZ。+2.7V供电时最小输出频率1MHZ，最高输出频率为100MHZ。时钟输入特性（6倍倍乘器启动）：+5V供电时最小输出频率5MHZ，最高输出频率为30MHZ。+3.3V供电时最小输出频率5MHZ，最高输出频率为20.83MHZ。+2.7V供电时最小输出频率5MHZ，最高输出频率为16.66MHZ。输入阻抗：1MΩ输出阻抗：120kΩ宽带无杂散动态范围1.1MHz模拟输出(DCto72MHz)+25°CIV6064dBc20.1MHz模拟输出(DCto72MHz)+25°CIV5153dBc40.1MHz模拟输出(DCto72MHz)+25°CIV5155dBc50.1MHz模拟输出(DCto72MHz)+25°CIV4653dBc70.1MHz模拟输出(DCto72MHz)+25°CIV4243dBc窄带无杂散动态范围1.1MHz(±50kHz)+25°CV85dBc1.1MHz(±200kHz)+25°CV80dBc40.1MHz(±50kHz)+25°CV85dBc40.1MHz(±200kHz)+25°CV80dBc70.1MHz(±50kHz)+25°CV85dBc70.1MHz(±200kHz)+25°CV73dBc器件输出特性输入电容+25°CV3pF输出阻抗+25°CIV500kΩ输入偏差电流+25°CI12μA输入电压范围+25°CIV0—5V器件输出特性Logic“1”+5VSupply+25°CVI+4.8VLogic“1”+3.3VSupply+25°CVI+3.1VLogic“1”+2.7VSupply+25°CVI+2.3VLogic“0”Voltage+25°CVI+0.4V连续的输出电流+25°CIV20mA滞后现象+25°CIV10mV传输延时+25°CIV7ns转换频率(1Vp-pInputSineWave)+25°CIV200MHz上升/下降时间,15pFOutputLoad+25°CIV7ns输出抖动(p-p)3+25°CIV80ps(p-p)时钟输出特性输出抖动(时钟发生器配置,40MHz1V峰峰值输入正弦波)+25°CV250ps(p-p)时钟输出占空比FULLIV50±10%最大绝对额定值最大节点温度................+150°C存储温度.................–65°Cto+150°CVS....................+6V工作温度.................–40°Cto+85°C数字输入..................–0.7Vto+VS+0.7V焊接温度(10sec).............+300°C数字输出电流................30mASSOP热阻抗.................82°C/WDAC输出电流.................30mA引脚功能描述引脚标号/助记符功能4–1,28–25/D0–D78位数据输入.数据端口，用于装载32位的频率控制字和8位相位控制字。D7为最高位，D0=最低位D7,25引脚,也作为40位控制字串行输入引脚5/PGND6×REFCLK倍乘器接口6/PVCC6×REFCLK倍乘器正向供电电压引脚7/W_CLK数据加载时钟.上升沿加载并行或串行频率/相位控制字异步输入到40-bit输入寄存器8/FQ_UD频率更新上升沿异步加载40位数据到内部数据寄存器对DDS核心起作用.FQ_UD作用当输入寄存器只能容纳一位有效的数据。9/REFCLOCK参考时钟输入.CMOS/TTL-电平脉冲,直接或通过6×REFCLK倍乘器.直接模式,也是系统时钟.如果6×REFCLK倍乘器采用,倍乘器输出也是系统时钟。系统时钟上升沿开始工作。10,19/AGND模拟地(DACandComparator).11,18/AVDD模拟电路的正向供电电压(DAC和比较器,Pin18)和带隙电压参考Pin11.12/RSETDAC外部复位连接—3.92kΩ电阻接地10mA电流输出.这使得DAC的IOUTandIOUTB满量程输出成为可能.RSET=39.93/IOUT13/VOUTN内部比较器负向输出端14/VOUTP内部比较器正向输出端15/VINN内部比较器的负向输入端。16/VINP内部比较器的正向输入端。17/DACBPDAC旁路连接.这是DAC旁路连接端连接通常为NC(无连接)以便有很好的无杂散性能。20/IOUTB互补DAC输出具有和IOUT有相同的参数，除去IOUTB=(满量程输出-IOUT).输出负载应该等于IOUT最好的无杂散性能21/IOUTDAC输出端转换通常是一电阻或一变压器接到地.IOUT=(满量程输出–IOUTB)22/RESET主复位引脚;高电平有效;高电平清除DDS累加器和相位延迟器为0Hz和0相位，同时置数据输入为并行模式以及禁止6倍参考时钟倍乘器工作。未清除40-bit输入寄存器.RESET优先权最高23/DVDD数字电源引脚(+5Ｖ)。24/DGND数字地.引脚图操作和应用IOUT和IOUTB都有100Ω负载.两个100kΩ电阻器“样品”都有输出，输出值是这两个输出电压的平均值。带有470pF电容的滤波器和和施加到比较器的输入作为数字开关门限。在一个reset命令发出后，W_CLK允许独立的编程每个AD985140位输入寄存器，通过8位数据总线或串行输入引脚。FQ_UD脉冲发出后结果是完成这两个振荡器输出程序指定的频率和相位。AD9851RSET投入启动是由外部的DAC（图10）提供调幅，数字振幅控制DAC的输出电流。AD9851为直接数字频率合成器（DDS）技术形式的数控振荡器，用以产生频率/相敏正弦波。数字正弦波转换为模拟形式，通过内部10位高速数/模转换器。一个片上高速比较器提供模拟正弦波和低抖动TTL/CMOS-兼容的方波。DDS技术是一种创新性电路架构，能够快速和精确的操纵其输出控制字，为全数字控制模式。DDS还可以启动高分辨率，能够选择输出频率。该AD9851允许输出频率分辨率约0.04赫兹。可直接选用180M时钟频率或直接使用参考时钟的6×REFCLK倍乘器。AD9851的输出波形的相位可连续从一个输出频率变化到另一个。基本功能方框图和信号流图AD9851配置的时钟发生器如图11。电路是一种数字分频器功能，其增量分辨率由系统时钟和N（位数调整字）决定，相位累加器是一个可变模计数器，其数值递增并储存是在每次收到一个时钟脉冲后。当计数器达到满量程开始出现“环绕”使相位累加器输出相持续。频率调谐字控制设置计数器模式，这有效地确定了在下一时刻的模增量。其值越大的递增的越快，越能加快累加器环绕，导致更高的输出频率。AD