ESD保护策略解析

ESD保护策略解析手机、数码相机、MP3播放器和PDA等手持设备的设计工程师，正不断地面临着在降低整个系统成本的同时、又要以更小的体积提供更多功能的挑战。集成电路设计工程师通过在减少硅片空间大小的同时提高设备的速度和性能，以此来推动这一趋势。为了使功能和芯片体积得到优化，IC设计工程师要不断地在他们的设计中使功能尺寸最小化。然而，要付出什么代价呢？IC功能尺寸的减少使得器件更易受到ESD电压的损害。这种趋势对终端产品的可靠性会产生不利的影响，并且会增加故障的可能性。因此，手持设备的设计工程师就要面对找到一种具有成本效益的ESD解决方案的挑战，这种方案能把电压箝位到更低水平，以便使那些采用了对ESD越来越敏感的IC的终端产品保持高可靠性。ESD波形以系统级的方法来定义典型的ESD事件所采用的最常见的波形，是以其亚纳秒上升时间和高电流电平(参见图1)为显著特征的IEC61000-4-2波形。这种波形的规范要求采用四级ESD量级。大部分设计工程师都要求把产品限定到最高级的8kV的接触放电或15kV的空气放电。当进行元器件级测试时，因为空气放电测试在这样的小型元器件上是不能重复的，接触放电测试则是最适合的测试方式。ESD方面所需考虑因素ESD保护器件的目的是把数千伏电压的ESD输入电压降低到所保护的IC所能承受的的安全电压，并能把电流从IC旁路。虽然所需ESD波形的输入电压和电流在过去的几年没有出现变化，但要求保护IC的安全电压电平却降低了。过去，IC设计在ESD防护方面更具鲁棒性，而且能够承受更高电压，因此，在选择能符合IEC61000-4-2第4级的要求的保护二极管时有充分的选择余地。而对于如今ESD更敏感的IC，设计工程师就必须不仅要确保保护器件能够符合IEC61000-4-2第4级标准，而且还要确保该器件能够将ESD脉冲钳制到足够低的电平，从而确保IC不受损坏。在为给定的应用选择最佳保护器件的时候，设计工程师们必须要考虑到ESD保护器件能够把ESD电压控制到多么低的电平。图1：IEC61000-4-2规范指标一览表。选择最有效的保护方案保护二极管的关键DC指标是击穿电压、漏电和电容。大部分数据页也会说明IEC61000-4-2的最大额定电压，该电压指的是二极管在该电压上不会被ESD冲击损坏。所存在的问题是，大部分数据页中没有任何针对像ESD这样的高频率、高瞬态电流的箝位电压方面的信息。可是要详细说明，要在IEC61000-4-2规范中硬性规定箝位电压不是一件简单的事情，这是因为该规范的初衷是用来检验系统是否合格，并且频率是如此高。要把这种规范来检验保护器件，关键的是不仅要检查保护二极管是否合格/不合格，还要检查它能把ESD电压箝位到多么低的电平。比较保护二极管箝位电压的最好途径是采用一台示波器抓取保护二极管两端在ESD产生期间内的实际电压波形。在观察经受IEC61000-4-2标准测试的ESD保护器件的电压波形时，通常初始电压峰值之后紧随着第二峰值，并且最终电压将会稳定下来。初始峰值是由IEC61000-4-2波形的初始电流峰值和由测试电路中存在的电感所导致的过冲相结合所造成的。初始峰值的持续时间很短，因此限定了传输到IC的能量。图中曲线上显示了保护器件的箝位性能，其位于第一个过冲之后。应该重点关注第二个峰值，这是因为该峰值的持续时间较长，被测IC承受的能量将因此增加。在以下的讨论中，箝位电压被定义为第二峰值的最大电压。几种保护二极管的比较为了进行公平的比较，所选元器件应当有相似的封装尺寸和参数指标。用来比较的是三只ESD保护二极管，当对它们的电特性进行比较时，认为这些器件可以彼此互换。这些器件都是双向的ESD保护器件，具有同样的击穿电压(6.8V)、电容(15pf)和封装外形(1.0×0.6×0.4mm)。这里所选择的产品分别是竞争对手１的RSB6.8CS、竞争对手２的PG05DBTFC和安森美半导体的ESD9B5.0ST5G。当对以上器件的DC性能进行比较的时候，结果看起来似乎是相同的(参见图2所示曲线)。此外，它们都声称符合IEC61000-4-2第4级标准，这就意味着它们将都经受住高达8kV接触电压的ESD冲击。图2：三种ESD器件的DC特性对比。为了比较每个器件的箝位性能，利用示波器来抓取ESD发生期间的电压波形。利用完全相同的测试条件，对上述器件进行并排测试。图3中显示出每个二极管对正/负ESD脉冲的响应曲线。所用的输入脉冲为IEC61000-4-2level4的标准接触电压(8kV)。图3：三种ESD保护二极管的箝位电压对比(示波器屏幕图)。从图3所示的图上可见，显然，与两个竞争对手的器件(蓝色波形)相比较，安森美半导体保护解决方案(黑色波形)可提供更低的ESD脉冲箝位电压。与KEC的18V和Rohm的23V相比较，安森美的器件将正脉冲箝位在14V。而在负脉冲期间，这三个器件之间箝位电压的差异更加明显。安森美、竞争对手２和竞争对手１的器件对负脉冲的箝位电压分别是20V、34V和42V。在负ESD期间这三种器件之间有明显的区别，竞争对手２的器件的箝位电压比安森美的器件高70%，而竞争对手１的器件的箝位电压则是安森美器件的两倍之多。通过竞争对手的保护器件后的剩余负脉冲电压对那些更容易受到ESD破坏的新IC设计有潜在的危险。然而，安森美的器件却能在负脉冲和正脉冲两个方向上保持低的箝位电压，从而将遭受正/负ESD脉冲的破坏风险都保持在最低水平。好的保护器件需要对正/负ESD脉冲都能进行很好的箝位，以保证终端产品在现实条件下实现最高的可靠性。在正/负两个方向上的低箝位电压确保器件能保护极敏感的IC，这使得设计工程师能利用可以实现更多功能和更高速度的最新IC技术。安森美半导体设计的保护器件不仅能够使IC能够经受ESD冲击，而且提供了市场上最低的箝位电压。认识到在选择ESD保护器件时箝位电压变得日益重要，安森美半导体在最新的保护器件的数据源中提供了类似图3中的钳位特性。