集成电路数字电子钟系统的设计

目录1设计任务……………………………………………………………………………11.1设计目的………………………………………………...………………………..11.2设计要求…………………………………………………………………….........11.3功能扩展…………………………………………………………………….........11.4方案对比…………………………………………………………………….........12数字电子钟系统设计………………………………………………………………32.1各部分设计原理…………………………………………………………….........32.1.1电源电路……………………………...………………………………………...42.1.2晶体振荡及分频电路…………………………………………………………..52.1.3时间计数单元……………………………………………………...…………...62.1.4译码与显示电路………………………………………………………………102.1.5校时校分电路…………………………………………………………………102.1.6整点报时电路…………………………………………………………………112.2扩展电路部分……………………………………………………………….......122.3整机原理图………………………………………………………………...........142.4元器件的选择……………………………………………………………….......153电路的调试和误差分析…………………………………………………………..163.1总体的调试步骤…………………………………………………………………163.2蜂鸣器功能测试…………………………………………………………………163.3计时功能调试及误差…………………………………………………...………164课程设计的收获、体会和建议…………………………………………………..164.1焊接调试过程中发现的问题……………………………………………………174.2设计体会………………………………………………………………...………174.3实验建议……………………………………………………………..….……….18参考文献附录11设计任务1.1设计目的1、熟悉集成电路的引脚安排。2、掌握各芯片的逻辑功能及使用方法。3、了解数字钟的组成及工作原理。4、熟悉数字钟的设计与制作。1.2设计要求1、时间计数电路采用24进制，从00开始到23后再回到00；2、各用2位数码管显示时、分、秒；3、具有手动校时校分功能，可以分别对时、分进行单独校时，使其校正标准时间；4、计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。1、由一个数码显示管显示星期；5、为了保证计时的稳定及准确，须由晶体振荡器提供时间基准信号。1.3功能扩展1、由一个数码显示管显示星期，星期计数采用7进制；2、星期显示为，星期一至星期六显示分别为1、2、3、4、5、6，星期天显示为日（即为8）。1.4方案对比1、方案一如图1，可知此方案的电路的校时开关中,电路存在开关抖动问题，使电路无法正常工作。2U1SEVEN_SEG_DISPLAYABCDEFGU2SEVEN_SEG_DISPLAYABCDEFGU3SEVEN_SEG_DISPLAYABCDEFGU4SEVEN_SEG_DISPLAYABCDEFGU5SEVEN_SEG_DISPLAYABCDEFGU6DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT34511BDU7DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT34511BDU8DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT34511BDU9DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT34511BDU10DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT34511BDU111291181672143R9(1)R9(2)R0(1)R0(2)QAQBQCQDBA74LS90NU121291181672143R9(1)R9(2)R0(1)R0(2)QAQBQCQDBA74LS90NU131291181672143R9(1)R9(2)R0(1)R0(2)QAQBQCQDBA74LS90NU141291181672143R9(1)R9(2)R0(1)R0(2)QAQBQCQDBA74LS90NU151291181672143R9(1)R9(2)R0(1)R0(2)QAQBQCQDBA74LS90NU161291181672143R9(1)R9(2)R0(1)R0(2)QAQBQCQDBA74LS90N5VVCCU17A74LS08N123U17B74LS08N456U20A74LS32N123U20B74LS32N456U21SEVEN_SEG_DISPLAYABCDEFGU22DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT34511BDJ1Key=BJ3Key=AU18A1D21Q5~1Q6~1CLR13~1PR474LS74NV11000Hz5V图1方案一2、方案二如图2，此方案加采用基本RS触发器构成开关消除抖动电路。3U1SEVEN_SEG_DISPLAYABCDEFGU3SEVEN_SEG_DISPLAYABCDEFGU4SEVEN_SEG_DISPLAYABCDEFGU5SEVEN_SEG_DISPLAYABCDEFGU6SEVEN_SEG_DISPLAYABCDEFGU8DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT34511BDU9DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT34511BDU10DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT34511BDU11DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT34511BDU12DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT34511BDU131291181672143R9(1)R9(2)R0(1)R0(2)QAQBQCQDBA74LS90NU141291181672143R9(1)R9(2)R0(1)R0(2)QAQBQCQDBA74LS90NU151291181672143R9(1)R9(2)R0(1)R0(2)QAQBQCQDBA74LS90NU161291181672143R9(1)R9(2)R0(1)R0(2)QAQBQCQDBA74LS90NU171291181672143R9(1)R9(2)R0(1)R0(2)QAQBQCQDBA74LS90NU181291181672143R9(1)R9(2)R0(1)R0(2)QAQBQCQDBA74LS90NV11000Hz5V5VVCCU19A74LS08N123U19B74LS08N456U20C74LS00N9108U20D74LS00N121311U21A74LS00N123U23A74LS32N123U23B74LS32N456R62.0kohmU21B74LS00N456U2SEVEN_SEG_DISPLAYABCDEFGU7DA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT34511BDJ1Key=AR12.0kohmJ2Key=BR22.0kohmR32.0kohm5VVCC图2方案二总结：由于方案二很好的解决了开关抖动的现象，选用方案二2数字电子钟系统的设计2.1各部分设计原理数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。如下图3所示为数字钟的一般构成框图它由石英晶体振荡器、分频电路、4计数器、译码显示器和较时电路组成。数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和一些显示星期、报时、停电查看时间等附加功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。图3数字钟构成框架图2.1.1电源电路主要选用器件：变压器、电感、桥堆、稳压管7805、电容图4中，是一个将频率为50Hz220V的单相交流电压转换为5V的直流电压的直流电压的直流稳压电源，经过变压、整流、滤波、稳压后，输出为5V直流电压。5图4电源电路2.1.2晶体振荡及分频电路图5晶体振荡及分频电路图5中，石英晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的脉冲信号，可保证数字钟的走时准确及稳定。晶振出来接CD4060分频，从3端出来的脉冲为2Hz。图6中，再把这2Hz的脉冲信号接入74LS74（此为双D触发器），由74LS74的5端出来即为数字钟的1Hz的脉冲。6图61Hz分频2.1.3时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为24进制计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码；一般采用10进制计数器来实现时间计数单元的计数功能，即我们选用74LS90。在本电路中，第一组计数器74LS90—1用来作秒个位计数，输出端为1Q4~1Q1，计数范围为0000~1001循环。每当计数到1001（相当于10进制数的9）时，再输入一个计数脉冲则会变为0000，这时74LS90—1的1Q4由高电平变低电平输出一个负跳变脉冲到74LS90—2的时钟输入端即为14端，作为进位脉冲使第二组计数器74LS90—2作一次秒十位的计数。同时74LS90--1开始作下一个计数循环。秒十位计数为6进制（可以通过导线连接使10进制变为6进制。实现原理：输出端2Q42Q32Q22Q1要从0101跳变到0000,中间经过一个瞬间状态0110。这时我们只须将2Q3接入74LS90—1、74LS90—2的1R端，2Q2接入到774LS90—1、74LS90—2的2R端）。74LS90—2输出端为2Q4~2Q1，计数范围为0000~0101循环。每当计数到0101（相当于10进制数的5）时，再输入一个计数脉冲则会变为0000，这时74LS90—2的2Q32Q2两端经过一个二输入与门(74LS08)输出端再送到74LS90—3的CP端，作为进位脉冲使74LS90—3作一次分个位的计数。同时74LS90—2开始作下一个计数循环。同理分计数的实现原理与秒计数的实现原理一样，用第三组计数器74LS90—3作分个位计数，用第四组计数器74LS90—4作分十位计数。第五组计数器74LS90—5和第六组计数器7