搜索
AD9833特性：频率、相位数字可编程能耗：20mW/3V输出频率范围：0～12.5MHz输出波类型：正弦波、三角波、方波。工作电压范围：2.3～5.5V。不需外部组件。3线SPI接口。工作温度范围：－40～＋105℃低功耗选择。10管脚MSOP封装应用：频率激发/波形产生。液体、气流测量。传感应用——逼近、运动、缺陷探测。线性损失、线性衰减。测试设备、医疗设备扫描、时钟产生器概述：AD9833是一款低功耗、可编程波形发生器，可以产生正弦波、三角波、方波。输出频率和相位可软件编程，很容易调整，而不需要外部组件。频率寄存器是28位的，如果是25M的时钟源，经过编程可以得到0.1Hz的时钟；同样如果是1M的时钟源，可以得到0.004Hz的时钟。AD9833通过3线串口进行写操作。串口工作时钟频率高达40M，并与DSP和微处理器标准兼容。其工作电压在2.3V～5.5V之间。AD9833还具有休眠功能，可使没被使用的部分休眠，减少该部分的电流损耗，例如，若利用AD9833输出作为时钟源，就可以让DAC休眠，以减小功耗，该电路采用10引脚MSOP型表面贴片封装，体积很小。图一规范测试电路原理框图：AD9833规范图二控制时钟时间特性：图三串行时序昀大绝对额定值：VDDtoAGND....................–0.3Vto+6VVDDtoDGND....................–0.3Vto+6VAGNDtoDGND...................–0.3Vto+0.3VCAP/2.5V..........................2.75VDigitalI/OVoltagetoDGND..........–0.3VtoVDD+0.3VAnalogI/OVoltagetoAGND...........–0.3VtoVDD+0.3VOperatingTemperatureRangeIndustrial(BVersion)...............–40℃to+105℃StorageTemperatureRange.............–65℃to+150℃MaximumJunctionTemperature.................150℃MSOPPackageθJAThermalImpedance.....................206℃/WθJCThermalImpedance.....................44℃/WLeadTemperature,Soldering(10sec)..............300℃IRReflow,PeakTemperature...................220℃选型参考：注意：ESD(静电释放)敏感设备。人体和测试设备很容易产生高达4000V的静电，这些静电也会在不经意间自己释放掉。虽然AD9833以ESD保护电路为其特色,高压静电释放还是可能会给设备带来永久性的伤害。所以,应当采取适当的ESD防备措施避免功能性能退化或损失。管脚定义：管脚功能描述：管脚号名称功能电源2349VDDCAP/2.5VDGNDAGND模拟和数字接口部分的电源供给。板上2.5V标准电压也是由VDD产生的。VDD可以是2.3V和5.5V之间的电压值。VDD和AGND之间应该连接一个0.1uF和10uF的非耦合电容。数字电路工作电压是2.5V。这个2.5V电压是从VDD通过板上稳压器产生的。VDD小于2.7V时,稳压器要求CAP/2.5V和DGND之间连接一个100uF的非耦合电容；如果VDD不大于2.7V时，CAP/2.5V和DGND直接相连。数字地模拟地模拟信号110COMPVOUTDAC偏差管脚，用以退耦DAC偏差电压。电压输出，可输出模拟或者数字电压。自带200ohm的电阻，不需要外部上拉电阻。数字接口与控制5678MCLKSDATASCLKFSYNC数字时钟输入。DDS输出频率是MCLK的二进制分数形式。输出频率的准确性和相位噪声由这个时钟确定。串行数据输入，采用16位串行数据字格式。串行时钟输入，数据在时钟下降沿输入AD9833。低有效控制输入，数据输入的帧同步信号。当FSYNC被拉低时，内部逻辑就表示一个新的数据被载入。AD9833典型的性能特性：AD9833的一些术语积分非线性：这是指任意码与通过传输函数终点的直线的昀大偏差。传输函数的零点是零刻度，比第一个转化码小0.5LSB的点，满刻度，比昀后一个转化码高0.5LSB的点。误差以多少LSB的形式表示。差分非线性度：这是在DAC上相邻两个代码变化1LSB在测量和理想状况下的差异。一个指定的昀大范围是±1LSB的差分非线性度可以保证单调性。输出标准：输出标准指的是在DAC输出产生的满足规范的昀大电压值。如果有比指定标准高的电压产生，AD9833可能就不符合记录表中的标准。无寄生动态范围（SFDR）：和感兴趣的频率一起，基频波的谐波频率以及这些频率的像都会出现在DDS电路的输出上。无寄生动态范围（SFDR）指的是出现在感兴趣波段的激励或谐波。宽带SFDR会给出在0到奈奎斯特带宽内与基带频率大小有关的昀大的谐波或激励的大小。窄带SFDR会给出在基带频率±200kHz带宽内昀大的谐波或激励的衰减。总谐波失真：总谐波失真（THD）是谐波绝对和与基波绝对值的比值。对于AD9833，THD定义为：这里，V1是基波绝对幅度，V2,V3,V4,V5,V6分别是2到6次谐波的绝对幅度。信噪比（SNR）SNR是在奈奎斯特频率下测量输出信号的绝对值和其他所有频谱成分的绝对和的比值。SNR值以分贝形式表示。时钟馈入MCLK输入会有到模拟输出的馈入。时钟馈入指的是与AD9833输出频谱中基带频率相关的MCLK信号的数量。操作原理由于波形常常是用幅度形式（a(t)=sin(wt)）加以考虑。这些都是非线性的，也很难产生，除非用分段构造方法。另外，角型信息实际上是线性的。也就是说，相位角每一个单位时间会改变一个固定的角度。角速度依赖于信号的频率（ω=2π_f）。图四正弦波的相位是线性的，只要给出参考时间间隔，这个间隔的相位变化就能确定。ΔPhase=ωΔtω的计算：ω=ΔPhase/Δt=2πf计算f，并用参考实在频率代替参考周期(1/fMCLK=Δt)f=ΔPhase∞fMCLK/2πAD9833就是基于这个简单的等式构造输出。一块简单的DDS芯片加上三个主要的子电路（数控相位调制振荡器、SINROM、数模转换器）就可以实现这个简单的等式。每一个子电路都会在下面提到。电路结构AD9833是一个完全集成的DDS电路，需要一个参考时钟、一个低精度电阻和去耦电容去产生高达12.5M的正弦波。除了产生这种射频信号，这款芯片完全能广泛适用于各种简单和复杂的调制方案。这些调制方案在数字领域得到了广泛应用，运用DSP技术能够使复杂的调制算法简化，而且很精确。AD9833的内部电路由以下几部分组成：一个数控振荡器（NCO），频率和相位调制器，SINROM，一个数模转换器和一个调节器。数控相位调制振荡器这包括两个频率选择寄存器，一个相位累加器，两个相位偏移寄存器和一个相位加法器。NCO的主要组成部分是一个28位的相位累加器。连续时间信号的相位范围是：0～2π。超过这个范围时，正弦函数会周期性地重复。数字实现也是一样。累加器把相位值刻度多位数字字。AD9833中的相位累加器是以28位的形式进行操作的，所以在AD9833中，2π=。同样,ΔPhase范围也刻度成以下范围：0ΔPhase－1。这样前面的等式就变成：282282f=ΔPhase⋅fMCLK/0ΔPhase－1282282相位累加器的输入由FREQ0或者FREQ1来选择，受FSELECT控制。NCO本身可以产生连续的相位信号，因此在频率变化的时候需要防止输出的不连续。在NCO后，用12位相位寄存器可以把相位偏移加入相位调制。其中一个相位寄存器的内容被加到NCO昀重要的位上。AD9833由两个相位寄存器，它们的分辩率是：2π/4096SINROM为了让NCO的输出有用，必须把相位信息转化成正弦值。由于相位信息直接对应幅度值，SINROM把数字相位信息当作地址，通过查表把相位信息转化成幅度信息。虽然NCO包含的是28位的相位累加器，但NCO的输出却是截断了的12位。使用相位累加器的全精度是不现实的，也是不必要的，因为这需要查找表的所有个条目。只需要足够的相位精度，以使截断产生的误差小于10位DAC的精度，这就要求SINROM的相位精度要比10位DAC多两位。SINROM通过控制寄存器的MODE（D1）位使能，表11中有更详尽的表述。282数模转换器（DAC）AD9833包括一个高内阻电流源10位DAC。DAC从SINROM中获得数字字，再把他们转化成对应的模拟电压。DAC被定义位单端模式。由于AD9833在板上的电阻有200Ω，所以就不需要额外的电阻。DAC输出的一般是峰峰值为0.6V的电压。调节器VDD提供AD9833模拟部分和数字部分需要的电源，一般为：2.3V～5.5V.AD9833内部的数字部分工作在2.5V。一个板上调节器把VDD上的电压步减到2.5V。当AD9833管脚VDD上的电压小于等于2.7V时，CAP/2.5V和VDD两个管脚应该连起来，这样板上调节器就被旁路了。功能描述串行接口AD9833有一个标准3线串行接口，与SPI、QSPI、MICROWIRE和DSP接口标准兼容。在串行时钟输入SCLK的控制下，数据以16位字的形式写入AD9833。操作的时序如图三所示。FSYNC输入是电平触发，可以作为帧同步和使能信号。数据只有在FSYNC为低的时候才能向里传输。要开始一个串行数据传输，FSYNC必须置低，可以看到FSYNC下降沿和SCLK下降沿之间有一个时间间隔（t7）。FSYNC置低以后，串行数据在16个SCLK下降沿被移位进输入移位寄存器。在第16个SCLK下降沿后FSYNC才能变高，可以看到SCLK下降沿和FSYNC上升沿之间有一个时间间隔（t8）。同样，FSYNC可以在多组16个SCLK脉冲期间保持低电平，等到数据传输完毕后再变高。这样，FSYNC保持低电平时可以传输连续的16位字流，FSYNC只有在昀后一个字的第16个SCLK下降沿变高。在写操作过程中，SCLK可以是连续的、一直高或者一直低，但是FSYNC变低时，它一定要是高。AD9833上电图七中的流程显示了AD9833的操作例程。AD9833上电时，组件需要重启。这会把一些内部寄存器重设为0，并给出一个模拟中值输出。为了防止AD9833初始化时产生虚假的DAC输出，RESET必须置1，直到各组件都准备好可以产生一个输出为止。RESET不会重新设置相位、频率和控制寄存器。这些寄存器中都会包含有效数据，所以应该让用户设置为某个值。要开始产生输出，RESET必须置0。在RESET置0八个MCLK周期后，数据会出现在DAC输出。延时AD9833中，有每一个异步写操作有关的就是延时。如果某个频率/相位寄存器要装载一个新字，模拟输出将会有七到八个MCLK周期的延时。（之所以会有一个周期的不确定，因为这和数据装载进目标寄存器时MCLK上升沿的位置有关。）控制寄存器AD9833包含一个16位的控制寄存器，通过设置控制寄存器可以使AD9833按照用户的需要工作在某种状态。除了MODE，其他所有控制位都是在MCLK的负时钟沿被采样。表2描述了控制寄存器的各个位。AD9833的不同功能和各种输出选项在表2的段落有详尽的描述。要通知AD9833控制寄存器的内容需要改变，就要把D15和D14置为0（如表1）。表1控制寄存器图五控制位功能表2控制寄存器的位描述位名称功能D13D12D11D10D9D8D7D6D5B28HLBFSELECTPSELECTReservedRESETSLEEP1SLEEP12OPBITEN要把一个字装进频率寄存器需要两次写操作，B28＝1才允许这样的操作。第一次写包含频率字