项目七数字钟电路分析与制作

项目七数字钟电路分析与制作项目要求项目实施一、理论知识项目实施二、技能训练项目要求知识目标:1.了解数字电路基本知识;理解基本逻辑门电路的符号及功能。2.掌握触发器、寄存器、译码显示器的组成及逻辑功能。3.掌握常用集成产品的功能及其应用。4.掌握任意进制计数器的设计方法。5.掌握数字电子钟的电路组成与工作原理。下一页返回项目要求能力目标:1.能借助资料读懂集成电路的型号，明确各引脚功能。2.会识别并测试常用集成触发器、寄存器、译码显示器、计数器。3.能完成数字电子钟的设计、安装与调试。上一页返回项目实施一、理论知识(一)数字电路基本知识1.数制数制是一种计数的方法，它是进位计数制的简称。这些数制所用的数字符号称为数码，某种数制所用数码的个数称为基数。1)十进制目常生活中入们最习惯用的是十进制。十进制是以10为基数的计数制。下一页返回项目实施一、理论知识2)二进制数字电路中应用最广泛的是二进制。二进制是以2为基数的计数制。在二进制中，每位只有0和1两个数码，它的进位规则是“逢二进一”。3)二-十进制的相互转换(1)二进制数转换成十进制数，只要将二进制数的各位加权系数求和即可。(2)十进制数转换成二进制数，用“除2取余数后余先排”法。4)八进制和十六进制用二进制表示数时，数码串很长，书写和显示都不方便，在计算机上常用八进制和十六进制。上一页下一页返回项目实施一、理论知识2.编码在数字系统中，二进制数码不仅可表示数值的大小，而且常用于表示特定的信息。将若干个二进制数码0和1按一定的规则排列起来表示某种特定含义的代码，称为二进制代码。建立这种代码与图形、文字、符号或特定对象之间一一对应关系的过程，就称为编码。上一页下一页返回项目实施一、理论知识将十进制数的0~9十个数字用二进制数表示的代码，称为二-十进制码，又称BCD码。常用的二-十进制代码为8421BCD码，这种代码每一位的权值是固定不变的，为恒权码。它取了4位自然二进制数的前10种组合，即0000(0)~1001(9)，从高位到低位的权值分别是8,4,2,1。由于去掉了后6种组合1010~1111，所以称为8421BCD码。表7.1所示是十进制数与8421BCD码的对应关系。上一页下一页返回项目实施一、理论知识(二)基本逻辑门电路1.基本逻辑门逻辑门电路是指能实现一些基本逻辑关系的电路，简称“门电路”或“逻辑元件”，是数字电路的最基本单元。门电路通常有一个或多个输入端，输入与输出之间满足一定的逻辑关系。实现基本逻辑运算的电路称为基本逻辑门电路，基本逻辑门电路有与门、或门、非门。逻辑门电路可以由二极管、三极管及阻容等分立元件构成，也可由TTL型或CMOS型集成电路构成。目前所使用的逻辑门电路一般是集成逻辑门电路。上一页下一页返回项目实施一、理论知识最基本的逻辑关系有3种:与逻辑、或逻辑和非逻辑，与之相对应的逻辑门电路有与门、或门和非门。它们的逻辑关系、电路组成、逻辑功能及符号见表7.2。2.复合逻辑门与非门、或非门、与或非门电路分别是与、或、非3种门电路的串联组合其逻辑电路如图7.2所示。异或门电路的特点是两个输入端信号相异时输出为1，相同时输出为0，其逻辑电路如图7.3所示。同或门电路的特点是两个输入端信号相同时输出为1,相异时输出为0，其逻辑电路如图7.4所示。上一页下一页返回项目实施一、理论知识表7.3列出了几种常见的复合逻辑门电路的逻辑表达式，逻辑功能及逻辑符号。3.TTL集成门电路用分立元件组成的门电路，使用元件多、焊接点多、可靠性差、体积大、功耗大、使用不便，因此在数字设备中一般极少采用，而目前广泛使用的是TTL系列和CMOS系列的集成门电路。TTL集成门电路，即晶体管一晶体管逻辑电路，该电路的内部各级均由晶体管构成。上一页下一页返回项目实施一、理论知识集成门电路通常为双列直插式塑料封装，图7.5为74LS00四二输入与非门的逻辑电路芯片结构及外引线分布，在一块集成电路芯片上集成了4个与非门，各个与非门互相独立，可以单独使用，但它们共用一根电源引线和一根地线。不管使用哪种门，都必须将接+5V电源，地线引脚接公共地线。下面介绍几种常用的TTL集成门。1)TTL与非门74LS00内含4个二输入与非门，其引脚排列如图7.5所示。CCU上一页下一页返回项目实施一、理论知识74LS00的逻辑表达式为:74LS20内含2个四输入与非门，其引脚排列如图7.6所示，74LS20的逻辑表达式为:2)TTL与门74LS08内含4个二输入与门，其引脚排列如图7.7所示，74LS08的逻辑表达式为:上一页下一页返回项目实施一、理论知识3)TTL非门74LS04内含6个非门，其引脚排列如图7.8所示，74LS04的逻辑表达式为:4)TTL或非门74LS02内含4个二输入或非门，其引脚排列如图7.9所示，74LS02的逻辑表达式为:上一页下一页返回项目实施一、理论知识5)TTL异或门74LS86内含4个二输入异或门，74LS86的逻辑表达式为:6)TTL集成门电路参数在使用TTL集成逻辑门时，应注意以下几个主要参数。(1)输出高电平和输出低电平(2)阈值电压(3)扇出系数(4)平均传输延迟时间上一页下一页返回OHUOLUTHU0Npdt项目实施一、理论知识(5)输出低电平时电源电流和输出高电平时电源电流7)TTL集成门电路使用注意事项(1)TTL输出端TTL电路(OC门、三态门除外)的输出端不允许并联使用，也不允许直接与+5V电源或地线相连。否则，将会使电路的逻辑混乱并损坏器件。(2)多余输入端的处理①悬空:相当于接高电平②与其他输入端并联使用:可增加电路的可靠性。③直接或通过电阻(100Ω~10kΩ)与电源相接以获得高电平输入。上一页下一页返回CCLICCHI项目实施一、理论知识(3)电源滤波一般可在电源的输入端并接一个100μF的电容作为低频滤波，在每块集成电路电源输入端接一个0.01μF~0.1μF的电容作为高频滤波，如图7.13所示。(4)严禁带电操作要在电路切断电源以后，插拔和焊接集成电路的电路方块，否则容易引起电路块的损坏。4.CMOS集成门电路CMOS门电路是由N沟道增强型MOS场效应晶体管和P沟道增强型MOS场效应晶体管构成的一种互补对称场效应管集成门电路。是近年来国内外迅速发展、广泛应用的一种电路。上一页下一页返回项目实施一、理论知识1.常用CMOS集成门1)CMOS与非门CD4011是一种常用的四二输入与非门，采用14引脚双列直插塑料封装，其引脚排列如图7.14所示。2)CMOS反相器CD40106是一种常用的六输入反相器，采用14引脚双列直插塑料封装，其引脚排列如图7.15所示。3)CMOS传输门CC4016是4双向模拟开关传输门，其引脚排列如图7.16所示，互换型号有CD4016B,MC140168等。其逻辑符号如图7.17所示。其模拟开关真值表如表7.4所示。上一页下一页返回项目实施一、理论知识2.CMOS门电路的主要特点(1)静态功耗低。(2)电源电压范围宽。(3)抗干扰能力强。(4)制造工艺较简单。(5)集成度高，宜于实现大规模集成。(6)它的缺点是速度比74LS系列低。上一页下一页返回项目实施一、理论知识3.CMOS集成门电路使用注意事项(1)防静电。(2)焊接。(3)输入、输出端。(4)电源。(5)输入信号。(6)接地。上一页下一页返回项目实施一、理论知识(三)触发器触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。触发器的种类较多，按照电路结构形式的不同，触发器可分为基本触发器、时钟触发器。其中时钟触发器有同步触发器、主从触发器、边沿触发器。根据逻辑功能的不同，触发器可分为RS触发器、JK触发器、D触发器、T触发器和T’触发器。1.基本RS触发器基本RS触发器是各类触发器中最简单的一种，是构成其他触发器的基本单元，电路结构可由与非门组成，也可由或非门组成，以下将讨沦由与非门组成的RS触发器。上一页下一页返回项目实施一、理论知识1)电路组成及符号由与非门及反馈电路构成的基本RS触发器电路如图7.18(a)所示，触发器的逻辑符号如图7.18(b)所示，输入端有，电路有两个互补的输出端其中Q称为触发器的状态，有0,1两种稳定状态，若Q=1，则称为触发器处于1态;若Q=0、则称为触发器处于0态。触发器的逻辑符号如图7.18(b)所示。上一页下一页返回DDSR和Q和Q0Q1Q项目实施一、理论知识2)逻辑功能分析不是触发器的定义状态，此状态被称为不定状态。要避免不定状态，则对输入信号要有约束条件:触发器的初态不管是0还是1，由于则门的输出，门的输入全为1则输出Q为0，触发器置0。由于则门的输出Q=1，门的输出触发器置1。根据以上的分析，把逻辑关系列成真值表，这种真值表称为触发器的特性表(功能表)，如表7.5所示。1QQ0SRDD时，当时，当1S,0RDD0RD2G1Q1G时，当0S,1RDD0SD1G2G1Q上一页下一页返回项目实施一、理论知识3)基本RS触发器的特点(1)基本RS触发器的动作特点。输入信号直接加在与非门的输入端，在输入信号作用的全部时间内，都能直接改变触发器的输出Q和状态，这就是基本RS触发器的动作特点。因此把称为直接复位端，称为直接置位端。(2)基本RS触发器的优缺点优点:电路简单，是构成各种触发器的基础。缺点:输出受输入信号直接控制，不能定时控制;有约束条件。DDSR和0S0RDD或QDRDS上一页下一页返回项目实施一、理论知识2.同步RS触发器在数字系统中，为协调各部分的工作状态，需要由时钟CP来控制触发器按一定的节拍同步动作，由时钟脉冲控制的触发器称为时钟触发器。时钟触发器又可分为同步触发器、主从触发器、边沿触发器。这里主要讨沦同步RS触发器。1)电路组成和符号同步RS触发器是在基本RS触发器的基础上增加两个控制门及一个控制信号，让输入信号经过控制门传送，如图7.19所示。上一页下一页返回项目实施一、理论知识门组成基本RS触发器，门是控制门，CP为控制信号常称为时钟脉冲信号或选通脉冲。在图7.19(b)所示逻辑符号中，CP为钟控端，控制门，的开通和关闭，R,S为信号输入端，为输出端。2)逻辑功能分析①CP=0时，门被封锁，输出为1，不沦输入信号R,S如何变化，触发器的状态不变。②CP=1时，门被打开，输出由R、S决定，触发器的状态随输入信号R,S的不同而不同。根据与非门和基本RS触发器的逻辑功能，可列出同步RS触发器的功能真值表，如表7.6所示。21G、G43G、G43G、GQQ、43G、G43G、G上一页下一页返回项目实施一、理论知识同步RS触发器的特性方程为3.主从触发器为了提高触发器的可靠性，规定了每一个CP周期内输出端的状态只能动作一次，主从触发器是建立在同步触发器的基础上，解决了触发器在CP=1期间内，触发器的多次翻转的空翻现象。上一页下一页返回项目实施一、理论知识1)基本结构主从触发器的基本结构包含有两个结构相同的同步触发器，即主触发器和从触发器，它们的时钟信号相位相反，框图见图7.20(a)，符号见图7.20(b)。2)特点如图7.20所示的主从RS触发器，CP=1期间，主触发器接收输入信号;CP=0期间，主触发器保持不变，而从触发器接受主触发器状态。因此，主从触发器的状态只能在CP下降沿时刻翻转。这种触发方式称为主从触发式，克服了空翻现象。上一页下一页返回项目实施一、理论知识4.边沿触发器为了进一步提高触发器的抗干扰能力和可靠性，希望触发器的输出状态仅仅取决于CP上沿或下沿时刻的输入状态