集成电路版图培训

集成电路版图设计培训Charlie课程内容9/3/20161.DEA软件使用—版图编辑和物理验证工具2.CMOS工艺中的层次3.基本器件和单元的版图结构4.Stdcell标准单元5.数字电路6.模拟电路7.模拟电路高级技能版图设计流程与对应EDA软件电路设计版图设计设计验证DRC/LVSVirtuosoSchematicEditorVirtuosoLayoutEditorCalibrePVS常用术语和定义VirtuosoDesignEnvironmentTheframeworkthatprovidesacommonaccessanddatabaseforfront-andback-endcustomdesigntoolsCommandInterpreterWindow(CIW)ThedesignenvironmentinterfaceusedtoaccessmanyVirtuosoapplicationsCWDCurrentworkingdirectory(fromwhichvirtuosoisstarted)TextentryfieldAlinebufferintheCIWthatacceptscommandswrittenintheSKILLprogramminglanguageCyclicfieldSelectableoptionsinanentryfield,denotedbyasmalldownarrowLibraryAcollectionofdesigncellsrepresentedbycellviewsLibraryManagerACadence®tooltomanageadesignlibraryCellAbasicunitofadesignhierarchydescribedbycellviewsCellviewAspecificviewofacell(schematic,symbol,text,orlayout)InstanceAuniquelynamedplacementofacellsymbolontoaschematicBindkeyApredefinedkeyonthekeyboardthatappliesapreselectedcommand4VirtuosoDesignEnvironment9/3/20166VirtuosoCommandInterpreterWindow启动命令：virtuosoPromptLineMouseButtonCuesOutputInputVirtuosoLibraryManagerVirtuosoSchematicEditorVirtuosoLayoutEditorProcessDesignKits(PDK)andRuleDecks(RD)9/3/2016基本操作––查看工艺文件(TechnologyFile)ToolsTechnologyFileManagerTechnologyFile基本操作––建立一个库FileNewLibrary填写库名称和指定工艺文件选择PDK工艺库查看新建库的属性基本操作––导出设计网表FileExportCDL基本操作––导出设计版图FileExportStreamGdsViewerPhysicalVerificationSystem(PVS)DesignRuleCheck(DRC)LayoutVs.Schematic(LVS)DRC检查选项––RunDataandRulesDRC检查选项––InputandOutputDRC检查选项––RuleSelectorandTextOptions9/3/2016LVS检查选项––RunData,RulesandInputLVS检查选项––ComparisonOptionsandTextOptionsLVS检查结果––ExtractionReportandERCSummary9/3/2016LVS检查结果––LayoutSpiceFileLVS检查结果––SchematicNetlistLVS检查结果––ComparisonReport课程内容9/3/20161.DEA软件使用—版图编辑和物理验证工具2.CMOS工艺中的层次3.基本器件和单元的版图结构4.Stdcell标准单元5.数字电路6.模拟电路7.模拟电路高级技能2，CMOS工艺中的层次9/3/2016了解CMOS工艺中的层次，理解各个层次在版图应用中的图形，颜色，功能和规则。Nwell/PwellActive/DiffusionNplus/PplusPoly/GateContactMetalVia9/3/2016CMOS工艺层和版图对应关系9/3/2016CMOS工艺层和Techfile文件9/3/2016工艺层显示文件及设置课程内容9/3/20161.DEA软件使用—版图编辑和物理验证工具2.CMOS工艺中的层次3.基本器件和单元的版图结构4.Stdcell标准单元5.数字电路6.模拟电路7.模拟电路高级技能3，基本器件和单元的版图结构9/3/2016学习CMOS工艺中的器件和单元的版图结构，在以后的版图编辑中熟练运用各个基本器件。MOSFETDiodeBipolarResistorCapacitorIndPADSub/Guardring3.1Mosfet9/3/2016nmosfetPmosfet3.2Diode二极管9/3/20163.3Bipolar三极管9/3/20163.4Resistor电阻9/3/2016PolyResistor3.4Resistor电阻9/3/2016NwellResistor3.4Resistor电阻9/3/2016NplusResistor3.4Resistor电阻9/3/2016MetalResistor3.5Capacitor电容9/3/2016Moscap3.5Capacitor电容9/3/2016MIMCAP3.6Ind电感9/3/20163.7PAD9/3/20163.7PAD9/3/20163.8psub，nsub，guardring9/3/2016课程内容9/3/20161.DEA软件使用—版图编辑和物理验证工具2.CMOS工艺中的层次3.基本器件和单元的版图结构4.Stdcell标准单元5.数字电路6.模拟电路7.模拟电路高级技能4，Stdcell标准单元9/3/2016学习CMOSstdcell标准单元，熟悉各个单元的schmatic和layout结构，学习版图的画法。InvertorNANDNORANDORLatchDFF4,1Invertor反相器9/3/20164,1Invertorstepbystep9/3/2016Step1:画P&NdiffPdiff1.注意两个扩散区之间的间距4,1Invertorstepbystep9/3/2016Step2:画polyoverdiffspolydiffs•1、关于宽长比W/L.•2、多晶硅要在overlap扩散区•3、扩散区与多晶硅之间的最小间距•4、polyandpoly的间距4,1Invertorstepbystep9/3/2016Step3:连接各信号线1、使用Contact来连接metal1&diff或者poly&metal1.2、两个contacts之间的间距，以及contact与poly的间距.3、metal和poly之间的最小overlap4、metal1之间的间距.5、尽可能多的排列contacts&vias4,1Invertorstepbystep9/3/2016Step4.WellandImplsStepImplsNotice：1、最小宽度和面积2、Welloverlapdiff以及imploverlapdiff的规则要求.Drawconnsonmetals,poly,diffsortomarkthesignalsandtheedgesofcell.Twokindsofconns:internalandABconn.4,1Invertor9/3/20164,2NAND与非门9/3/20164,3NOR或非门9/3/20164,4AND与门9/3/20164,5OR或门9/3/20164,6Latch锁存器9/3/20164,6DFF触发器9/3/2016课程内容9/3/20161.DEA软件使用—版图编辑和物理验证工具2.CMOS工艺中的层次3.基本器件和单元的版图结构4.Stdcell标准单元5.数字电路6.模拟电路7.模拟电路高级技能5,数字电路9/3/2016以一个pfd为例子，了解简单数字电路的schmatic，并画出对应的layout，完成版图物理验证drc/lvs。数字电路板图设计时的关注点-速度-负载能力-所用的面积5,数字电路9/3/20165,数字电路9/3/2016课程内容9/3/20161.DEA软件使用—版图编辑和物理验证工具2.CMOS工艺中的层次3.基本器件和单元的版图结构4.Stdcell标准单元5.数字电路6.模拟电路7.模拟电路高级技能6,模拟电路9/3/2016以一个bandgap为例子，了解简单模拟电路的schmatic，并画出对应的layout，完成版图物理验证drc/lvs。数字电路和模拟电路的差别：数字电路和模拟电路的首要目标不同，数字电路关注的是面积，什么都是最小化•Astro、appollo等自动布局布线工具模拟电路关注的是功能，电路性能、匹配、速度等•没有EDA软件能全自动实现，所以需要手工处理6,模拟电路9/3/2016模拟电路版图设计首先考虑三大问题–此电路是做什么用的•确定一些问题，如隔离、匹配、布局等–需要多少电流•金属线宽（外部互连，内部源漏）•电流流动方向–匹配性问题6,模拟电路9/3/20166,模拟电路9/3/2016课程内容9/3/20161.DEA软件使用—版图编辑和物理验证工具2.CMOS工艺中的层次3.基本器件和单元的版图结构4.Stdcell标准单元5.数字电路6.模拟电路7.模拟电路高级技能7,ArtofLayout9/3/2016在能独立完成简单模拟电路的版图之后，需要了解模拟电路的高阶要求。对称Match隔离Shielding可靠性规则RulesforReliability闩锁效应Latchup静电保护ESD金属密度规则Density天线规则Antenna电迁移Electromigration7.1Match9/3/2016Matching（匹配），精确的宽长比（W/L），噪声（noise）等因素不是非常重要。匹配问题–差分对、电流镜…?–误差–工艺导致不匹配•不统一的扩散•不统一的注入•CMP后的不完美平面–片上变化导致不匹配•温度梯度•电压变化7.1Match9/3/2016使所有的东西尽量理想，使要匹配的器件被相同的因素以相同的方式影响7.2Latchup9/3/20161.避免闩锁效应：最常见的Latchup诱因是电源、地的瞬态脉冲，这种瞬态脉冲可能的产生原因是瞬时电源中断等，它可能会使引脚电位高于vdd或低于vss，容易发生latchup。因此对于电路中有连接到电源或地的MOS管，周围需要加保护环。2.容易发生latchup的地方：任何不与powersupply、substrate相连的引脚都可能。所以精度要求高时，要查看是否有引脚引线既不连powersupply，也不连substrate，凡是和这样的引线相连的源区、漏区都要接保护环。3.保护环要起到有效的作用就应该使保护环宽度较宽、电阻较低，而且用深扩散材料。4.N管的周围应该加吸收少子电子的N型保护环（ntap），ntap环接vdd；P管的周围应该加吸收少子空穴的P型保护环（ptap），ptap环接gnd。双环对少子的吸收效果比单环好。7.2Latchup9/3/20167.2Latchup9/3/2016nmos管N阱ptap保护环，提供衬底电位ntap保护环7.2Latchup9/3/20167.3ESD9/3/2016增加接p