存储器组织

第五章存储器组织电子信息科学与技术张爱萍※存储器概述※半导体存储器※主存储器设计※高速缓冲存储器及虚拟存储器本章主要教学内容第5章一、存储器基本概念•存储基元存储一位二进制信息的最小物理基体叫存储基元。存储基元由一个双稳态半导体电路或一个CMOS晶体管或磁性材料来实现。•存储单元若干个存储基元组成一个存储单元，一个存储单元可以放一个字节，一个存储单元有一个对应的地址编号。•存储体许多存储单元可构成一个存储体（或者存储矩阵）。•存储器由存储体与其相应的控制电路配合构成。§1存储器概述第5章二、存储器分类存储器内存储器外存储器（外设）随机存储器RAM（RandomAccessMemory）只读存储器ROM（ReadOnlyMemory）静态存储器（SRAM）动态存储器（DRAM）掩膜ROM可编程PROM可多次编程EPROM电可擦除EEPROM闪速ROM硬盘软盘磁带光盘（半导体存储器）第5章第5章内存储器特点：1）、存放正在运行的程序和数据；2）、最大容量取决于CPU地址总线的数目，容量小，速度快，价格高；3）、不需要接口直接与CPU总线相连。外存储器特点：1）、存放暂时不需要运行的程序和数据；2）、通过接口和CPU连接；3）、存取容量大，价格小，存取速度慢。第5章ROM只读存储器（ReadOnlyMemory)1)、内容只可读出不可写入；2)、最大优点是所存信息可长期保存，断电时，ROM中的信息不会消失；3)、主要用于存放各种系统软件、应用程序和常数、表格等。RAM随机读写存储器（RandomAccessMemory)1)、内容可读出、写入或改写，使用灵活；2)、主要用于存放各种现场的输入、输出数据、中间计算结果及作堆栈用等（临时或者缓冲存储）；3)、掉电后内容丢失。三、存储器的性能指标1.存储器容量:2p×q,其中p为半导体存储器芯片的地址线数目，q为存储器芯片的数据线数目计算机内的存储器容量通常以字节（Byte)为单位，容量较大时可用KB、MB、GB表示。例如:1KB=210×8bit2Kb=211×1bit32KB第5章2、存取速度存取时间从CPU给存储器开始发出命令，到完成读写操作所经历的时间，高速为20ns,中速为60-100ns,低速为100ns以上。存取周期指连续两次独立的存储器读/写操作所需的最小时间间隔。由于存储器在完成读写操作之后需要恢复一段时间，所以存储周期略大于存取时间。第5章第5章3、功耗功耗通常是指每个存储单元消耗的功率，单位为微瓦/位（µW/位）或者毫瓦/位（mW/位）4、可靠性可靠性一般是指对电磁场及温度变化等的抗干扰能力，用平均故障间隔时间(meantimebetweenfailure,简写MTBF)来衡量，一般平均无故障时间为数千小时以上。5、集成度存储器芯片的集成度越高，所需的芯片数目越少第5章6、性能比存储容量（MB）访问时间S不同类型存储器的性能比较10-310110-110-50.11101001000软盘磁带硬盘光盘RAM/ROM磁带技术磁盘技术半导体技术第5章1.要求：系统对存储器的要求是容量大、速度快、成本低，但这三者在同一个存储器中不可兼得。2.解决：采用分级存储器结构，通常将存储器分CPU内部寄存器组、高速缓冲存储器、主存储器和外存存储器四级.四、存储器系统的组织结构第5章Cache高速缓冲存储器Cache是位于CPU和主存（DRAM）之间规模较小、速度很高的静态存储器（SRAM）。在Cache中通常存放CPU当前用的最多的程序和数据，是使CPU能以最高的速度工作。设置高速缓冲存储器是高档微型计算机中最常用的一种方法，目前一般也将它们或它们的一部分制作在CPU芯片中。寄存器组高速缓存Cache系统主存储器硬盘磁盘存储器磁带存储设备光盘存储设备微型计算机系统中的存储器层次在CPU内部的通用寄存器集成度小的静态RAM简称内存，用于存放运行的程序和数据红区为半导体存储器绿区其它介质存储器§2半导体存储器一、RAM存储器芯片的一般结构地址译码器存储体数据缓冲器012n-101m控制逻辑CSR/Wn位地址m位数据图RAM的基本结构OE第5章•存储体：是存储器的核心，由若干个存储单元组成；每个存储单元都是以字节的形式组织存储器；每个存储单元都有一个特定的地址；存储体的容量取决于地址线数目。•数据缓冲器：用来暂存来自CPU的写入数据或从存储体内读出的数据，是双向的。暂存的目的是为了协调CPU与存储器之间速度上的差异。第5章•地址译码器：接收来自CPU的n位地址信息，经译码后产生2n个地址选择信号，实现对存储单元的选址。译码方法：·单译码方式：仅用一个译码器，适用于小容量存储器；·双译码方式：使用X、Y两个译码器。采用二维编码方案，存储单元以矩阵排列，由X、Y选择线唯一确定某一存储单元。优点：减少译码选择线，提高集成度，适用于大容量存储器；缺点：增加驱动电路。第5章第5章图双译码结构•控制逻辑电路：接收片选信号CS及来自CPU的读/写控制信号，经控制电路综合处理后，发出一组时序信号来控制存储器的读、写操作。CS为低电平芯片被选中。第5章二、随机存储器RAM1、静态存储器—SRAM(StaticRandomAccessMemory)原理：利用双稳态MOS管触发器电路来表示二进制信息的，静态RAM的基本存储电路（即存储元）一般是由6个MOS管组成的双稳态电路。第5章图SRAM基本存储电路电路中T1、T2为工作管，构成一个双稳态触发器，T3、T4分别为T1、T2的负载电阻。T1、T2、T3、T4构成的双稳态触发器可以存储1位二进制信息。T5、T6为两个控制门，起开关作用。素材库/fig/Flash/3-2.swf特点：1）存取速度快，常用于作为高速缓冲存储器（Cache）2）可读写，断电后信息丢失；3）集成度小(在主板上占用一定面积)，功耗大,速度快（单片存储容量小）,高稳定性，不用刷新，可提高整体的工作效率。典型芯片：6116（2K×8位）6264（8K×8位）62128（16K×8位）62256（32K×8位）INTEL2114(1K×4位）第5章图SRAM的内部结构(以2114为例）32*32的存储矩阵行译码器列译码器读/写控制三态数据缓冲器A0A41232R/WCSA9A8A7A6A51232输入/输出数据…………OE6264（8K×8位）NCA12A7A6A5A4A3A2A1A0D0D1D2地12345678910111213142827262524232221201918171615VccWECS2A8A9A11OEA10CS1D7D6D5D4D36264芯片引脚图OE输出允许信号线只有当OE=0时，才允许芯片将某单元的数据送到数据线上。WE写允许信号线WE=0时，允许将数据写入芯片：WE=1时，允许芯片的数据读出。D0~D7：双向数据线决定芯片中每个存储单元存储了多少二进制位，使用时与总线的数据线相连。第5章WECS1CS2OED0—D70011写入1010读出011010三态（高阻）表6264真值表第5章工作过程写入数据：在芯片的A12~A0上加上要写入单元的地址；在D7~D0上加上要写入的数据；使CS1和CS2同时有效；在WE上加上有效的低电平，OE无效高电平。A12~A0CS1CS2WED7~D0第5章2.动态存储器——DRAM(DynamicRandomAccessMemory)存储原理：利用电路中的栅极电容来保存信息，信号“1”表示电容上有电荷，信号“0”表示电容上无电荷。CQ行线图单管动态存储电路位线CD第5章素材库/fig/Flash/3-6.swf特点：1）由于采用对电容的充放电，存放信息，较SRAM存取速度慢；2）可读写，失电后信息丢失；3）功耗小，集成度高，单片存储容量大，常用作内存条；DRAM芯片集成度高，存储容量大，因而要求地址线引脚数量多。DRAM芯片常将地址输入信号分成两组，采用两路复用锁存方式，即分两次把地址送入芯片内部锁存起来，以减少引脚数量。第5章典型芯片：2116（16K×1位）2164A（64K×1位）4）定时对DRAM进行刷新DRAM的刷新刷新就是不断地每隔一定时间（一般每隔2ms）对DRAM的所有单元进行读出，经读出放大器放大后再重新写入原电路中，以维持电容上的电荷，进而使所存信息保持不变。对DRAM的刷新是按行进行的，每刷新一次的时间称为刷新周期。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍所用的时间间隔称为最大的刷新时间间隔，一般为2ms。第5章2164A的引脚A7~A0：地址引线（复用）CPU对DRAM芯片寻址的地址信号分成行地址和列地址，分别由芯片上的地址线送入芯片内部进行锁存、译码而选中要寻址的单元。DIN、DOUT：数据线RAS、CAS：分别是行地址锁存信号和列地址锁存信号。WE：写允许信号第5章工作过程读出数据：RASCAS行地址列地址WE=1DOUT有效数据第5章三、只读存储器ROM第5章图ROM存储器的一般结构注：只要给定ROM一个地址码，就有一个相应的固定不变的数据输出，所以ROM也是一种编码器。A0A100单元01单元02单元03单元D0D1D2D3地址译码器Vcc1.掩膜ROM由制造厂对芯片进行二次光刻而制成，通常采用MOS工艺制作，一旦制出成品之后，其存贮的信息即可读出使用，但用户不能修改其芯片内的内容。应用场合：用于批量大的定型产品第5章00012.可编程的ROM(PROM)图熔丝式PROM存储电路根据用户自已的需要写入存储信息。PROM中的存储内容一旦写入就无法更改，是一种一次性写入的只读存储器。应用场合：适用于小批量的定型产品。第5章只读存储器有多种类型，由于UVEPROM和EEPROM存储容量大，可多次擦除后重新对它进行编程而写入新的内容，使用十分方便。尤其是厂家为用户提供了独立的擦除器、编程器或插在各种微型机上的编程卡，大大方便了用户。第5章第5章3.可多次编程的只读存储器EPROM（ErasablePROM）紫外线可擦除可编程只读存储器—UVEPROM特点：1）只读，失电后信息不丢失；2）紫外线透过窗口照射20～30分钟后，读出各单元的内容均为FFH时，芯片中内容已被擦除；3）信息擦除可重新灌入新的信息（程序），可多次编程，比较灵活。典型芯片（27XX）2716（2K×8位），2764（8K×8位）……………输出允许编程逻辑Y译码X译码输出缓冲Y门256×256存储矩阵128227326425524623727642282192010191118121713161415VPPA12A7A6A5A4A3A2A1A0D0D1D2GNDVCCPCMNCA8A9A11OEA10CED7D6D5D4D3CEPGMOEA12A8A7A0（a）2764功能示意图（b）2764引脚D0D8…第5章高阻＋5V12.5V高低编程禁止数据输出＋5V12.5V低低编程校验数据输入＋5V12.5V高由低到高脉冲编程高阻＋5V＋5V无关高维持高阻＋5V＋5V高无关输出禁止数据输出＋5V＋5V低低读D0~D7VCCVPPPGM信号线工作方式OE第5章存储器与微处理器的连接方法（一）(以2764为例)译码A12-A0A12-A0CEAn-A13OEIO/MRD2764第5章译码A12-A0A12-A0OEAn-A13CEIO/MRD2764存储器与微处理器的连接方法（二）(以2764为例)第5章译码A12-A0A12-A0CEAn-A13OEIO/M2764存储器与微处理器的连接方法（三）(以2764为例)第5章2.电可擦除可编程只读存储器——EEPROM特点：1）只读，失电后信息不丢失；2）加特定电后，可有选择地擦除信息；3）信息擦除可写入新的信息（程序），可改100-10000次，速度快；