第3章-嵌入式处理器

▲第3章嵌入式处理器▲3.1嵌入式系统的硬件组成3.2嵌入式处理器3.3SoC嵌入式处理器3.4典型的嵌入式处理器3.5ARM体系结构▲3.1嵌入式系统的硬件组成从功能的角度：处理器存储器附属电路I/O模块调试接口附属电路▲3.1嵌入式系统的硬件组成3.1.1处理器处理器是嵌入式系统中最核心的硬件模块。不同的应用领域往往需要不同结构和性能指标的处理器产品。不同嵌入式处理器的性能指标差异很大，寻址空间一般为64KB~16MB，处理器速度为0.1~2000MIPS。▲嵌入式处理器芯片不只包括嵌入式处理器附属电路▲高速总线低速总线片上或片外存储器显示设备嵌入式处理器芯片内部架构处理器核▲嵌入式系统实时性、强功耗低、面积/体积小、对可靠性要求高，决定了嵌入式处理器芯片有以下特点：(1)功耗低。有些特殊应用功耗只有mW，μW级(2)集成了丰富的外围设备接口(3)对实时多任务有很强的支持能力▲1.SRAM属于高速存储器，通常访存周期在7~100ns之间价格较高，一般适用于对速度和性能要求较高的场合单片容量不大，在几KB到几百KB2.DRAM速度比SRAM慢，通常访存周期是几十纳秒一般用于对容量要求较高的场合存储密度大，容量在几百KB到几百MB3.1.2存储器▲3.EEPROMEPROM（光擦除电可编程只读存储器）的改进版本目前已得到广泛应用，一般用于存储容量不大但存储内容需要经常修改的场合除了具有在线擦除（电擦除）与编程能力，可以实现单个存储单元的擦除与编程与EPROM比，EEPROM的缺点是集成度低，功耗较大▲4.FlashEEPROM演化而来，但性能更为优越读写速度更快，存储容量更大，成本更低分为NOR和NAND，前者容量小速度快，后者容量大速度稍慢5.FRAM利用铁电晶体的铁电效应实现数据存储能够像普通的ROM存储器一样，有非易失性的存储特性与EEPROM和Flash相比有三点优势：读写速度更快、理论上可以无限次擦写、功耗低于其他非仪式性存储器▲嵌入式系统的存储器，包括嵌入式处理器芯片片上或片外两部分片上存储器（在处理器芯片内部）在处理器芯片内部，处理器核并不带有核内存储器，片上存储器接在总线上ROM/PROM（可直连总线上）SRAM（可直连总线上）Flash（需要通过存储控制器连总线上）片外存储器（处理器芯片外接）DRAMEPROM/EEPROMFlash处理器核通过地址总线对存储器寻址，通过数据总线读写存储器▲高速总线低速总线片上或片外存储器显示设备嵌入式处理器芯片内部架构处理器核▲3.1.3附属电路和I/O模块附属电路I/O模块处理器芯片与外部设备之间的交互和通信，通过芯片内部的I/O接口与芯片外部的电路/设备连接存储器映射I/O：一般的I/O设备含若干个寄存器，访问这些寄存器需要地址（I/O端口地址）。处理器一般对I/O端口地址采用与存储器统一编址的方式，把I/O端口地址作为特殊的存储器地址。当使用这些特殊的存储器地址读写时，提供的是I/O功能直接存储器存取DMA技术▲▲3.1.4调试接口调试是嵌入式系统开发过程中必不可少的过程。通常由主机和目标机组成程序在主机上编译和链接，得到的二进制代码下载到目标机上运行和调试主机与目标机之间的通信是通过专门的调试接口实现的，JTAG是常用的调试接口JTAG是用于硬件调试的IEEE-1149.1的标准，处理器的JTAG模块接口亦称为边界扫描端口芯片内嵌的JTAG调试模块可以接管处理器的运行，从而进行调试▲JTAG的硬件调试架构▲JTAG电路设计原理图•nTRST：TAP控制器复位信号，可选•TMS：TAP控制器模式选择信号，控制TAP控制器的状态次序•TCK：TAP控制器时钟信号•TDI：TAP控制器数据输出信号•TDO：TAP控制器数据输入信号▲嵌入式微处理器（核）技术概述基本结构RISC体系结构流水线技术高速缓存(Cache)技术3.2嵌入式处理器▲微处理器基本结构运行速度:指令吞吐量=每秒执行的多少百万条指令数：MIPSDATAPATHMEMORY指令译码产生CONTROL指令寄存器▲RISC体系结构1.嵌入式微处理器又可分为CISC和RISC两类CISC：复杂指令集计算机RISC：精简指令集计算机2.RISC和CISC是目前设计制造微处理器的两种典型技术大多数台式PC的微处理器采用CISC体系结构大多数嵌入式处理器采用RISC体系结构MIPSARM▲CISC指复杂指令集计算机，它的目的是要用最少的机器语言指令来完成所需的计算任务，所以指令集庞大。早期的CPU全部是CISC结构CISC微处理器通过一种嵌入到微处理器内部的微编程技术来获得大型指令系统，就是把一条基本的指令分解为多条微指令，执行每条指令均需完成一个微指令序列CISC微处理器的问题电路实现的面积功耗CISC▲RISC1.精简指令集：保留最基本的，去掉复杂、使用频度不高的指令2.采用Load/Store结构统一存储器访问方式，减少指令格式，3.采用硬接线控制（随机逻辑）代替微编程技术4.主要目的：减少电路实现的面积和电路功耗▲CISC和RISC的区别指令系统：RISC设计者把主要精力放在那些经常使用的指令上，尽量使它们具有简单高效的特色。对不常用的功能，常通过组合指令来完成。CISC计算机的指令系统比较丰富，有专用指令来完成特定的功能。因此，处理特殊任务效率较高。CPU硬件：RISCCPU包含有较少的单元电路，因而面积小、功耗低；而CISCCPU包含有丰富的电路单元，因而功能强、面积大、功耗大。存储器操作：RISC对存储器操作有限制，使控制简单化；而CISC机器的存储器操作指令多，操作直接应用范围：由于RISC指令系统的确定与特定的应用领域有关，故RISC机器更适合于专用机；而CISC机器则更适合于通用机▲流水线技术一般的指令执行，可以把它划分为以下几个功能段IF：取指令ID：指令译码EXE：指令执行MEM：存贮访问WB：回写寄存器指令每个功能段执行时，只使用CPU中的与此功能相关的电路部件，而此时其它电路部件都是空闲的，电路利用效率不高使用流水线就是为了有效消除这些空闲时间：流水线是把每条指令的执行划分为多个顺序功能段（这些功能段可以被CPU中各个独立的电路部件分别并行执行），充分利用指令流经过的CPU各电路部件的每个时间段，并行处理多条指令，以最大限度的利用电路的潜能▲指令流水线分析流水线的优势只有在成批量的指令作业时才能显示其性能，下图是流水线的时空图：T2T3T4T5T6T7T8T9T10T11TWBMEMEXEIDIF流水线建立时间表4T流水线运行3T流水线排空时间4TInst1Inst2Inst3Inst4Inst5Inst6Inst1Inst2Inst3Inst4Inst5Inst6Inst7Inst1Inst2Inst3Inst4Inst5Inst6Inst7Inst8Inst1Inst2Inst3Inst4Inst5Inst6Inst7Inst8Inst9Inst1Inst2Inst3Inst4Inst5Inst6Inst7Inst8Inst9Inst10Inst7▲高速缓存(Cache)技术常用的存储器：SRAM、DRAM、Flash随着微处理器运行速度的提高，采用DRAM或Flash的主存单元成为了整个数据通路的最慢的部分为了解决这一问题，可采用了高速缓存（Cache）单元Cache由片上SRAM构成，一般容量不会很大（KB）如16KB（注意：片上SRAM不一定就是Cache）地址地址数据数据CPUCache存储器总线片上或片外均可直连▲Cache工作原理地址数据I)未命中地址数据II)命中Cache存储器Cache存储器▲二级Cache地址地址地址数据数据数据CPUL1L2存储器▲以前~嵌入式微处理器（MPU）的基础是通用微处理器，二者在功能上基本相同，但为了满足嵌入式领域应用的特殊要求，嵌入式微处理器一般会在工作温度抗电磁干扰可靠性等方面进行特殊设计。如果嵌入式微处理器芯片及其存储器、总线、外设等都安装在一块电路板上，这种系统成为单板计算机。3.2.1嵌入式微处理器3.2嵌入式处理器▲现在单片集成！一颗芯片内嵌32位微处理器(CPU)核，内部集成、总线、片上存储器、外围设备（包括I/O设备）、附属电路等各种必要功能模块、甚至包括A/D、D/A等模块业内已经将其归入到微处理器（MCU）类型，称为：32位MCU芯片一个系列的32位MCU芯片具有多种具体产品：内核相同，不同的是片上存储器和外设的配置及封装3.2.1嵌入式微处理器3.2嵌入式处理器▲3.2.2嵌入式微控制器MCU8/16位MCU芯片（单片机芯片）一般内嵌8/16位处理器内核，内部集成、总线、片上存储器、外围设备（包括I/O设备）、附属电路等各种必要功能模块、甚至包括A/D、D/A等模块采用面向控制的指令系统32位MCU芯片指令集也是面向处理的▲嵌入式处理器采用指令(程序)和数据分离的哈佛结构后两页说明只读存储器ROM和可读可写存储器RAM分工严格ROM（非易失）：用于放程序、常数和固定的数据表格。但由于ROM容量不大，对于大程序ROM只用于存放其初始引导部分Flash（非易失）：用于放容量大的程序、常数和固定数据表格RAM（易失）：由于读Flash较慢，一般需要将Flash中的程序和固定数据载入到RAM中运行；RAM还存放程序运行中的产生中间数据（如变量、临时数据）放在Flash中的程序也可直接运行，如果速度要求不高的话▲存储器结构冯•诺伊曼结构哈佛结构存储器CPU程序存储器CPU数据存储器▲存储器结构1.传统的冯·诺曼结构的计算机是在同一个存储空间内存储和提取指令和数据2.哈佛结构是一种将程序指令存储和数据存储分开的存储器结构，是一种并行体系结构，主要特点是将程序和数据存储在不同的存储空间中，即指令存储器和数据存储器是两个独立的存储器与两个存储器相对应的是系统的4条总线：指令的数据总线与地址总线，数据的数据总线与地址总线。这种分离的程序总线和数据总线可允许在一个机器周期内同时获得指令（来自指令存储器）和操作数（来自数据存储器），从而提高了执行速度，提高了数据的吞吐率高的硬件成本简化的哈佛结构，其结构特点为：使用两个独立的存储器模块分别存储指令和数据，每个存储模块都不允许指令和数据并存，以便实现并行处理；但只有一条独立的地址总线和一条独立的数据总线；两条总线由程序存储器和数据存储器分时共用▲I/O端口的引脚通常会提供多种功能由于芯片电路的I/O端口实际上很多，但芯片的封装引脚因成本原因较少，所以存在引脚复用品种规格系列化内核相同，片上存储器和外设的配置不同、封装引脚不同，形成一个系类多个型号硬件功能具有很强的通用性不同的软件固化在相同的MCU中，可呈现为不同用途的专用芯片，成为固件（Firmware）▲▲S3C2410内部结构框图1▲S3C2410内部结构框图2▲32位MCU芯片HMS30C7202的系统逻辑框图▲3.2.3数字信号处理器DSP1.功能单元专门设计了硬件乘法器以提高乘法速度。绝大多数DSP还专门设置了MAC（乘加）指令，使之能够在一个周期内完成两个操作数相乘、乘积和第三个数相加往往会设置多个功能单元（ALU、乘法器、地址产生器）可以并行操作，来进一步提高速度。很多定点DSP还支持在不增加操作时间的前提下对操作数或操作结果的任意移位。2.总线存储器结构采用了哈佛结构（非简化），所以具有独立指令（程序）总线（数据、地址）和数据总线（数据、地址），可同时取指令和操作数▲3.专用寻址单元DSP面向数据密集型应用，由于数据访问频繁，花在计算数据地址上的时间也比较多，如果不在地址计算上做特殊考虑，又是甚至可能出现计算地址的时间比算术运算时间还长的情况。因此DSP都有支持快速地址计算的硬件单元——地址产生器，一般至少含两个地址产生器地址产生器与ALU