大学课件：数字电路与逻辑设计-集成触发器

第四章集成触发器数字电路与逻辑设计孙文生版权：孙文生版权：孙文生学习要点掌握各种触发器的特征方程(状态方程)熟悉主从触发器的一次翻转现象掌握各种钟控触发方式电平触发：高电平、低电平边沿触发：上升沿、下降沿掌握触发器功能之间的转换版权：孙文生版权：孙文生4.1时序电路的特点组合逻辑电路输出跟随输入的变化。组合逻辑电路X1XmF1Fn记忆元件组合逻辑电路X1X2XmF1F2Fn时序逻辑电路输出由当前输入和历史输入决定。记忆元件双稳态触发器版权：孙文生版权：孙文生4.2触发器的基本特性及记忆功能什么是触发器能够存储一位二进制信息的基本单元.触发器的特点有两个互补输出端.有两个稳定的状态，分别表示为逻辑0和逻辑1.在输入信号作用下，可发生稳态转换.输入信号撤销后，能将获得的新状态保存下来.触发器的记忆功能触发器有两个稳定状态，可以记忆一位二进制数。多个触发器可以记忆多位二进制数.触发器1nQ1nQRS版权：孙文生版权：孙文生4.2触发器的基本特性及记忆功能触发器的现态和次态现态(现在状态):输入变化前,触发器所处的状态次态(下一状态):输入变化后,触发器进入的状态下一状态是对某一时刻而言，过了该时刻就应看作现在状态。nnQQ,11,nnQQ,X)f(QQnn1触发器的特征方程触发器逻辑功能的描述特征方程功能表波形图状态图触发器1nQ1nQRS版权：孙文生版权：孙文生4.3基本RS触发器(电位型触发器)≥1SR1n1nQQ≥1nnQQ1.电路结构和工作原理&RS1n1nQQ&nnQQ由或非门构成的基本RS触发器由与非门构成的基本RS触发器版权：孙文生版权：孙文生4.3基本RS触发器(电位型触发器)≥1SR1n1nQQ≥1nnQQ2.由或非门构成的基本RS触发器nnnn1nQRRSS)(QRSQRQRQ0RSQRSQn1nRS触发器的特征方程：nnQRSRSQRRS求触发器的特征方程：版权：孙文生版权：孙文生描述触发器的方法状态表00×110×1SR0001111001nQ1nQ特征方程0RSQRSQn1n≥1SR1n1nQQ≥1nnQQ功能表RSQn+1功能说明00011011Qn10×保持置1置0不允许外输入内输入版权：孙文生版权：孙文生描述触发器的方法波形图(时序图)状态图激励表≥1SR1n1nQQ≥1nnQQQnQn+1RS0001101100110001R=0,S=1R=1,S=0R=S=0R=0S=版权：孙文生版权：孙文生3.由与非门构成的基本RS触发器&RS1n1nQQ&nnQQ1SRQRSQn1nRS触发器的状态方程RS触发器的功能表RSQn+100不允许01010111QnRS触发器的状态图01R=1,S=0R=0,S=1R=S=1R=1S=版权：孙文生版权：孙文生应用举例[例]下图为用基本RS触发器构成的一个消除机械开关震颤的防颤电路，画出对应输入波形的输出Q的波形，并说明其工作原理。SRQQ&&SRVCC5VRSQn+100不允许01010111QnQ版权：孙文生版权：孙文生4.4各种钟控触发器的逻辑功能在数字系统中，通常要求触发器的状态不是在输入信号变化时立即转换，而是等待控制脉冲到达时才转换，这个控制脉冲就是时钟脉冲CP(ClockPulse)。用时钟信号保持整个时序系统协调工作的电路称为同步时序电路。转换时刻受CP控制的触发器称为钟控触发器，是同步时序电路的基础。版权：孙文生版权：孙文生4.4.1钟控RS触发器1.钟控RS触发器的结构SRSQQR1G2G3G4G&&&&CP2.特征方程CP=0,保持原状态CP=1,基本RS触发器0RSQRSQn1nCPQCPQRSQnn1n将时钟信号引入特征方程版权：孙文生版权：孙文生4.4.1钟控RS触发器3.钟控RS触发器的功能表SRSQQR1G2G3G4G&&&&CP4.触发方式电平触发钟控RS触发器逻辑功能波形图00010101011X版权：孙文生版权：孙文生4.4.2钟控D触发器1.钟控D触发器的结构CPDQQ1G2G3G4G&&&&SRSR1将时钟信号引入特征方程CPQCPDQn1n2.特征方程CP=0,保持原状态CP=1,实现D触发器功能DQDDQRSQnn1n版权：孙文生版权：孙文生4.4.2钟控D触发器3.钟控D触发器的功能表4.触发方式电平触发CPDQQ1G2G3G4G&&&&SRSR1版权：孙文生版权：孙文生4.4.3锁存器在实际中，总线上的数据出现时间很短，但使用时间较长，就需要在数据出现时将数据先存储起来，以便以后使用，完成这种功能的部件称为锁存器(Latch)。1.8位D锁存器74LS373将D触发器的时钟端连在一起，数据端仍各自保持独立。电平触发2.触发方式3.锁存器的应用输出控制OECPDQn+10111010000Qn1高阻表4.4.38位D锁存器74LS373功能表版权：孙文生版权：孙文生4.4.3锁存器1D2D3D4D5D6D7D8D1Q2Q3Q4Q5Q6Q7Q8Q74LS3731D2D3D4D5D6D7D8D1Q2Q3Q4Q5Q6Q7Q8Q74LS373输出控制1OE输出控制2OE1G2G双向数据总线2双向数据总线1ⅠⅡ图4.4.3由74LS373构成双向数据锁存器3.锁存器的应用版权：孙文生版权：孙文生4.4.4钟控JK触发器1.钟控JK触发器的结构nnKQRQJSnnnnnn1nQKQJQKQQJQRSQ2.特征方程CP=0,保持原状态CP=1,实现JK触发器的功能nn1nQKQJQ将时钟信号引入特征方程CPQCP)QKQ(JQnnn1n1G2G3G4GCPQQJK&&&&SRSRn+1n+1版权：孙文生版权：孙文生4.4.4钟控JK触发器3.钟控JK触发器的功能表4.触发方式电平触发1G2G3G4GCPQQJK&&&&SRSRn+1n+1版权：孙文生版权：孙文生4.4.5钟控T触发器1.钟控T触发器的结构nnTQRQTSnnnnnn1nQTQTQTQQTQRSQ1G2G3G4GTCPQQ&&&&SRSR2.特征方程CP=0,保持原状态CP=1,实现T触发器的功能nn1nQTQTQ将时钟信号引入特征方程CPQCP)QTQ(TQnnn1nn+1n+1版权：孙文生版权：孙文生4.4.5钟控T触发器3.钟控T触发器的功能表4.触发方式电平触发1G2G3G4GTCPQQ&&&&SRSR版权：孙文生版权：孙文生4.4.6各种触发器之间的转换在实际中，常需利用现有触发器完成其它触发器的逻辑功能，这就需要将不同功能的触发器进行转换。转换的关键是转换逻辑电路，同时应注意转换前后的触发方式不变。已有触发器转换逻辑电路输入待求触发器CPCPQQQQ触发器逻辑功能转换的框图转换方法：(1)公式法(2)真值表法版权：孙文生版权：孙文生例：将D触发器改成T触发器公式法n1n1nQTQDQ＝1TDCPQQD触发器转T触发器真值表法nQTD版权：孙文生版权：孙文生例：将D触发器改成T触发器公式法＝1TDCPQQ真值表法D触发器转T触发器n1n1nQTQDQnQTD版权：孙文生版权：孙文生例：触发器逻辑功能的转换J-K型改D型JK触发器特征方程：D触发器特征方程：nn1nQKQJQnnnn1nQDDQ)QQ(DDQnnQKQJDD型改JK型版权：孙文生版权：孙文生4.4.7钟控触发器的缺点CP＝1期间，输入信号不能发生变化，使应用受到限制，抗干扰能力较差。CP=1的脉冲宽度要求较严。1G2G3G4GCPQQJK&&&&SRSRn+1n+1版权：孙文生版权：孙文生4.5TTL集成主从触发器钟控触发器:CP=1期间，输入的变化可能会引起输出多次改变.主从触发器：一个时钟周期中,状态仅翻转一次.4.5.1基本工作原理1S1R1CP1Q1Q主触发器2S2R2CPQQQQJKCP从触发器1CP版权：孙文生版权：孙文生4.5.1基本工作原理主触发器从触发器Q主Q从JKCPTTL集成主从触发器的工作原理Q主跟随JK变化Q从封锁Q主封锁Q从＝Q主CP完成主触发器的状态向从触发器传送版权：孙文生版权：孙文生4.5.1基本工作原理1.逻辑符号nn1nQKQJQ2.特征方程JK触发器的功能表JKQn+100Qn01010111Q3.功能表RＤ、SＤ：异步置0、置1版权：孙文生版权：孙文生4.5.1基本工作原理01状态0状态1状态转换图4.状态图J=1K=K=1J=J=0K=K=0J=nn1nQKQJQ特征方程版权：孙文生版权：孙文生4.5.1基本工作原理CPJKQ主从JK触发器输出波形nn1nQKQJQ主从JK触发器的特征方程：JK触发器的功能表JKQn+100Qn01010111Q版权：孙文生版权：孙文生4.5.2主从JK触发器的一次翻转问题n21n21KQR,QJSCP＝1期间原因：主触发器的输入取自于从触发器的输出。结论：在CP＝1期间，JK信号出现使Q变位Q的组合，则CP下降时Q＝Q。假设Q2n＝0，则主触发器：S1R1Qn+100Qn10111CPJKQ1Q0t1t1S1R1CP1Q1Q主触发器2S2R2CPQQQQJKCP从触发器122版权：孙文生版权：孙文生4.5.2主从JK触发器的一次翻转问题nn1nQKQJQ版权：孙文生版权：孙文生4.5.3异步置0置1输入集成JK触发器状态转换时刻除了受时钟控制外，还可受异步置0/置1输入端RD和SD控制，使其被强制置0或置1，由于它们的作用与时钟无关，所以称为异步置位/复位输入。表4.5.1具有异步置0置1输入的JK触发器功能表SDRDCPJKQQ版权：孙文生版权：孙文生4.5.3异步置0置1输入带有异步置0置1输入的JK触发器波形CPJKDRDSQ版权：孙文生版权：孙文生4.6集成边沿触发器主从触发:在时钟下降沿改变状态，但时钟高电平期间对外开放。边沿触发:只在时钟信号的某一边沿（CP↑或CP↓）对输入信号作出响应并引起触发器状态变化。边沿触发的实现：利用逻辑门的延迟实现边沿触发;利用内部反馈,维持阻塞电路;只有时钟有效边沿附近的输入信号才真正有效，其它时间输入不影响触发器输出，提高了抗干扰能力。版权：孙文生版权：孙文生4.6.1负边沿JK触发器边沿触发原理CP=0期间,与非门G1和G2被封锁,S=R=1触发器输出保持不变.CP=1期间,JK信号可进入与非门，但触发器处于自锁状态。SR此时RS跟随JK变化。nnnnn1nQSQQSQCPQQnnnnn1nQRQQRQCPQQG1G2版权：孙文生版权：孙文生4.6.1负边沿JK触发器nnKQRQJSnnnn1nQKQJSQ0QQCP=10,触发器解除自锁，由于与非门的延迟作用，此时的RS信号决定触发器的状态。结论:只有时钟信号下降沿前JK值才起作用，实现边沿触发.边沿触发原理SRG1G2版权：孙文生版权：孙文生4.6.2维持阻塞D触发器SRD触发器的边沿触发原理CP=电路实现D触发器的功能DQDDQRSQnn1nDRDSCP=0期间与非门3、4被封锁触发器输出保持不变.1RSCP=1期间电路处于维持－阻塞状态此期间,触发器输出保持不变.结论:只有时钟信号上升沿前的D值才起作用,是正边沿触发.版权：孙文生版权：孙文生维持阻塞原理DD版权：孙文生版权：孙文生4.6.2维持阻塞D触发器正边沿型D触发器的功能表版权：孙文生版权：孙文生4.6.3JK触发器和D触发器的实际产品几种JK触发器的特性版权：孙文生版权：孙