集成开发环境基础

第三章集成开发环境基础了解集成开发环境安装配置。掌握ISE工程开发流程。ISE的安装与配置ISE版本-ISE4.x，ISE5.x已经很少使用-ISE6.3testbench变为.v文件-ISE7.1.4面向中低端芯片，支持Virtex-4，支持中文注释-ISE8.2较稳定的集成开发环境-ISE9.1软件规模急剧增大-ISE10.x支持Virtex5-ISE12.x，ISE13.x支持Virtex6，windows7系统售价约3,000美元-ISE14.x支持Virtex7ISE的安装与配置ISE简介-XILINX公司的FPGA集成开发环境；-包括设计输入、仿真（Simulate）、综合（Synthesize）、布局布线（Place&Route）、生成BIT文件、配置、在线调试等功能；-支持多种第三方工具：ModelSim，Synplify等；-ISE用于FPGA逻辑设计开发，如需使用XILINX芯片的PowerPC或MicroBlaze嵌入式处理器，则使用EDK工具。ISE的安装与配置ISE7.1的安装与配置（后继版本类似）①检查系统时间正常；②三张光盘按顺序安装；③安装7.1.4的补丁，只有增加此补丁才可以支持Virtex4系列芯片。ISE的安装与配置按照提示安装ISE的安装与配置接受许可ISE的安装与配置接受许可ISE的安装与配置接受许可ISE的安装与配置输入序列号ISE的安装与配置安装路径不允许中文路径ISE的安装与配置默认设置即可ISE的安装与配置默认设置即可ISE的安装与配置确认安装ISE的安装与配置后两张光盘按照同样的步骤安装在同一目录下。安装补丁IP补丁为可选，解压覆盖即可按提示安装即可。ISE的安装与配置启动，注意检验启动提示版本是否为7.1.4ISE的安装与配置正常启动界面ModelSim的安装与配置ModelSim简介ISE中可直接调用ModelSim仿真，也可以独立使用ModelSim进行仿真。-Mentor公司的HDL语言仿真软件；-唯一的单内核支持VHDL和Verilog混合仿真的仿真器；-对SystemC直接支持，和HDL任意混合；-支持SystemVerilog的设计功能；-分几种不同的版本：SE、PE、LE和OEM：SE为最高级版本，支持PC、UNIX和LINUX混合平台XE为Xilinx的OEM版本ModelSim的安装与配置0102030405ModelSimforWindows常用版本6.1X6.2X5.xX已经较少使用，仿真速度较慢；20,000美元6.0XX标号为a,b,c,d…6.5X,7.X,10.X支持Windows7及以上平台注：1）各个二级版本号不同版本间仿真库不通用；2）功能和使用方法基本相同。ModelSim的安装与配置以ModelSim6.0D的安装与配置为例-注意：安装前必须检查系统时间是否正常，使用时不允许时间回调。ModelSim的安装与配置选择完整版安装ModelSim的安装与配置按提示安装ModelSim的安装与配置同样不能安装在中文路径下ModelSim的安装与配置安装此步骤时一定要选“否”，否则后续无法完成，只能重新安装。ModelSim的安装与配置后续几步可任意选择ModelSim的安装与配置License选择Close，不要使用向导生成，此时先不要运行ModelSimModelSim的安装与配置配置License检查License-新建一个License目录，例如C:\flexlm-将license.dat复制到此目录下。-注：早期版本需要配置系统环境变量，6.0以后版本不需要。-启动ModelSimModelSim的安装与配置启动成功界面ModelSim的安装与配置前面只完成了软件的安装，SE版本不包含专门XilinxFPGA的仿真库；（XE版本包含）ModelSim仿真库的配置需要手工编译仿真库，此过程较为复杂如果二级版本号相同（如6.0d和6.0e），可以直接从已配置好的系统中进行复制，并进行库的映射先安装ISE，才能进行仿真库的编译ModelSim的安装与配置2、创建仿真库目录-将安装目录下的modelsim.ini文件的只读属性去掉，否则生成的仿真库无法添加到配置文件中。1、修改配置文件-在安装目录下新建目录/Xilinx/Verilog一个二级目录（理论上目录名称和位置可以任意，映射正确即可）3、运行ModelSim，设置库路径ModelSim的安装与配置选择所新建的目录为仿真库目录ModelSim的安装与配置下面以unisims_ver为例，介绍编译方法目标是生成三个库unisims_versimprims_verXilinxCoreLib_verModelSim的安装与配置4、新建一个库-在workspace区域右键New-LibraryModelSim的安装与配置在对话框中输入unisims_verModelSim的安装与配置5、编译unisims_ver库-注意①先选中unisims_ver，然后再Compile②弹出窗口中Library名称一定要改为unisims_verModelSim的安装与配置源文件定位-查找范围选择ISE的安装目录-找到/verilog/src目录所需要的三个库ModelSim的安装与配置打开unisims文件夹-这里是各种库的Verilog源码-全选，进行Compile（注意：实际不能这样做）ModelSim的安装与配置先选择一半文件进行编译-原因是全选导致命令行过长溢出，ModelSim崩溃。-全部完成后，点击Done。ModelSim的安装与配置6、编辑仿真库-选中unisims_ver，右键Edit映射物理仿真库ModelSim的安装与配置此时打开modelsim.ini文件-可选步骤：绝对路径修改为相对路径D:/Modeltech_6.0/Xilinx/verilog/unisims_ver$MODEL_TECH/../Xilinx/verilog/unisims_verModelSim的安装与配置按照同样的步骤建立和配置其它两个库-simprims_ver（文件较少，可以一次性编译）-XilinxCoreLib_ver（文件较多，分两次编译）ModelSim的安装与配置在编译库过程中，如果重新启动ModelSim，工作路径需要重新设置检查根目录下/Xilinx/verilog/是否包含三个仿真库目录注意事项ModelSim的安装与配置7、与ISE进行关联-启动ISE，关联ModelSim，通常能自动关联Synplify的安装与配置12345Synplicity公司针对FPGA和CPLD实现的逻辑综合工具Synplicity在2004年的全球FPGA市场占有率以绝对领先的67％自动对关键路径做Retiming，可以提高性能高达25%支持VHDL和Verilog的混合设计输入，并支持网表*.edn文件的输入Pipeline功能提高了乘法器和ROM的性能；有限状态机优化器可以自动找到最优的编码方法Synplify简介Synplify的安装与配置67Synplicity公司2008年被Synopsys公司收购主要产品系列：-Synplify-SynplifyPro-SynplifyPremier-SynplifyDSPSynplify简介软件规模也越来越庞大，综合和调试能力越来越强。SynplifyPro常用版本ISE中可直接调用SynplifyPro综合，也可以独立使用SynplifyPro进行综合。-注：7.x和8.x在windows7下可能无法正常使用。7.6Synplify的安装与配置7.7.18.18.28.59.0.29.2.29.6.2适用Virtex-II以之前产品适用Virtex-4201320142015适用Virtex-5适用Virtex-6、7Synplify的安装与配置以SynplifyPro8.1的安装与配置为例Synplify的安装与配置不使用FLEXLM不能安装在中文路径下Synplify的安装与配置License选择Node-locked或者NoChange-License选择方式十分重要Synplify的安装与配置记录环境变量-有可能生成路径不同Synplify的安装与配置功能选择-SynplifyPro必选，其他可选。Synplify的安装与配置Identify是可选工具，可以不安装Synplify的安装与配置执行readme.txt文件中的操作完成后运行synplifypro8.1，选择YES，修改更新方式Synplify的安装与配置与ISE关联-启动ISE，关联SynplifyPro，通常能自动关联。ChipScope的安装与配置可观察FPGA内部信号高版本的ISE集成ChipScopeXILINX自有的一款软件在线逻辑分析仪包括三个工具：ChipScopeProCoreInsertChipScopeProCoreGeneratorChipScopeProAnalyzerChipScope简介ChipScope的安装与配置-必须安装与ISE版本号一致的ChipScope，例如：ISE7.1.4需要配套安装ChipScopePro7.1.4。-如果版本号不一致，CoreInsert和CoreGenerator无法使用；Analyzer只有下载功能，观测调试功能可能失效。-可直接安装ChipScope_Pro_7_1_04i_pc.exe，不需要安装原始的ChipScope_Pro_7_1i_pc.exe-安装过程较为简单，为便于管理，可安装在ISE目录下：如，C:\Xilinx\ChipScope_Pro_7_1iChipScope的安装以ChipScopePro7.1.4的安装与配置为例Synplify的安装与配置检查版本号安装成功后ISE的ProcessView中会出现，与ISE的关联与其他软件类似。FPGA一般设计流程-设计输入-功能仿真-综合-实现与布局布线-器件编程ISE项目开发基础推荐使用板级仿真设计输入电路功能设计综合实现与布局布线器件编程功能（行为）仿真综合后仿真静态时序分析时序仿真与验证板级仿真与验证电路验证反标注设计验证FPGA一般设计流程的另一种描述ISE项目开发基础（1）设计定义（2）HDL实现（3）功能仿真（4）逻辑综合（5）前仿真（6）布局布线（8）后仿真（9）在系统测试（7）静态时序分析逻辑仿真器逻辑综合器逻辑仿真器FPGA厂家工具逻辑仿真器FPGA前期设计流程ISE项目开发基础NYNYNY设计输入功能分析接口定义算法设计编码实现功能验证综合布线代码改进联调成功后续实现流程ISE工程开发基础工程开发实例：LED显示控制-源于FPGA开发板的8个LED的显示实验-输入：时钟信号、复位信号-输出：控制8个LED的8位输出信号、其他引脚控制信号-功能描述：①LED从左到右循环显示②LED从右到左循环显示③改变显示频率④其它显示顺序后三个请自行设计实现！ISE工程开发基础启动ISE，创建一个新工程-File-NewProject-必须英文路径原理图HDL代码芯片系列特定芯片型号封装类型速度等级顶层模块类型综合工具:XST或SynplifyPro仿真工具:ModelSim或ISESimulator语言:Verilog或VHDLISE工程开发基础芯片选择和工具选择ISE工程开发基础创建工程资源文件，可稍后创建新文件ISE项目开发基础添加工程资源文件，可稍后添加已有文件ISE项目开发基础工程基本信息ISE项目开发基础可随时修改工程配置ISE项目开发基础顶层原理图设计-Project-NewSource-Schematic-描述顶层模块中子模块的端口连接ISE项目开发基础顶层原理图设计.sch文件ISE项目开发基础顶层HDL设计-Project-NewSource-VerilogModule端口定义-可在此处声明-可以在文件中声明ISE项目开发基础顶层HDL设计-通常采用ModuleView视图ISE项目开发基础顶层HDL设