习题六 答案

1试题六答案一、图1是自动调零放大电路，它又称为动态校零放大电路。图中，运算放大器N１为主放大器，N２为误差保持电路，N３组成时钟发生器，N４为其反相器，N３、N４分别用来驱动模拟开关Sa1、Sa2、和Sb1、Sb2。当时钟发生器N３输出高电平，N４则输出低电平时，模拟开关Sa1、Sa2接通，Sb1、Sb2断开，电路处于失调调零状态，其误差保持等效电路见图1b，此时N１输入端无输入信号，只存在失调电压U0s1，其输出为Uo1，再经N２放大后由电容C１保持，考虑到N２的失调电压U0s２，电容C１寄存的电压为UC１＝－（Uo1＋U0s２）K２Uo1＝（－Uos１＋UC１）K１式中K１﹑K２——分别为集成运算放大器N１﹑N２的开环放大倍数。由于K１1,K１K２1,所以os112os1o1CUKUUUs由上式可见，电容C１寄存了运算放大器N１的失调电压U0s１。另半周，时钟发生器N３输出低电平，N４输出高电平时，模拟开关Sb1、Sb2接通，Sa1、Sa2断开，电路进入信号放大状态，其等效电路见图1c，此时Ui经N１放大后，输出Uo为i1211C11s012ioURRKUKURRUU由以上分析可知，该电路实现了对失调电压的校正，达到了自动调零的目的。b)c)K2C1UC1Uo1R1R2UoC1UiR1R2K1-++N1-++N2K1-++N1图12二、图2为高输入阻抗全波精密检波电路，它可以用作调幅电路的包络检波电路，也可以用作求绝对值运算电路。它采用同相端输入。us0时，VD1导通、VD2截止，其等效电路如图2b所示，N2的同相输入端与反相输入端输入相同信号，得到uo=us。us0时，VD1截止，VD2导通，其等效电路如图2c所示。取R1=R2=R3=R4/2，这时N1的输出为：ss122)1(uuRRuAN2的输出为：sss34s34o43)1(uuuRRuuRRuA所以souu，实现全波检波。b)us0usR2R1R3R4us∞-++N1∞-++N2us0uo=-usuAR2R1R3R4us∞-++N1∞-++N2图2c)3三、图3为脉冲箝位式相敏检波电路。参考信号Uc经单稳Ds形成窄脉冲cU使开关管V瞬时导通，A点被瞬时接地。电容C被充电到此时us的瞬时值Usmsin，其中Usm为us的幅值，为us与Uc的相位差。窄脉冲过去后，V被切断，C的放电回路时间常数很大，可以认为C上一直保持充电电压sinsmU，A点的电位为sinsmsUuuA当90时，uA为全负值，其波形如图3b所示。当270时，uA为全正值，其波形如图3c所示。经接在N后面的低通滤波器（图中未表示）滤波后得到解调后的uo输出。这种相敏检波电路没有实现输入信号与载波信号的相乘，它不能用于信号的调制。抑制干扰的性能也不如其它相敏检波电路。b)c)uA,uouA,uoustOOtuAuoustOOtuAuoUc′tOUctOUctOtUc′O图34四、图4为无限增益多路反馈低通滤波电路，其传递函数为：通带增益13pRRK固有角频率023121RRCC品质因数1Q其中)111(132110RRRC五、图5为增量积分电路，这时tUCRURRUd1i1i12o上式等号右边的第一项是由于电流I1=Ui/R1流经电阻R2而产生的，第二项是由于电流I1对电容C充电而产生的。这种电路比一般积分电路的输出多了一项与Ui成比例的项，故称增量积分电路，又称比例积分电路。当输入方波时，在转折处由于电流方向改变，上式中等号右边第一项–(R2/R1)Ui由正值变负，或反之，出现一个跃变，跃变量为±2(R2/R1)|Ui|，如图5b所示。200220p)(ssKsHUoOtR2R1Ui-R2R1UiR2R1Ui-2图5-b5六、图6为逐次逼近式A/D转换器电路，其实现原理是采用逐次比较法，也叫二等分搜索法。它的输入端设置一个8路模拟开关，在地址锁存与译码器的支持下，可分时采集8路中任一路模拟输入。输出部分为三态输出锁存缓冲器，使它可直接与多种CPU数据总线接口。在发出启动指令时，START引脚及地址锁存允许ALE引脚上产生正脉冲信号，ALE正脉冲用来锁存数据总线送来的通道号，选择一路模拟量进入。START脉冲的前沿将逐次逼近寄存器SAR清零，后沿启动转换。在逻辑控制与时序电路控制下，由CLK端输入的时钟脉冲使逐次逼近寄存器最高位MSB置1，其它各位置0，即为10•••00，这个数字代码经由开关树和电阻网络组成的D/A转换器转换成对应的模拟电压US，送到比较器的一个输入端与另一输入端的模拟输入电压Ui比较，若USUi，则表明这一数字码太大，逻辑控制电路将逐次逼近寄存器的MSB置0，若USUi，则表明这一数字码不够大，则保留MSB=1。而后将逐次逼近寄存器次高位置1，其它各低位仍为0，再将这寄存器内容送出再经比较后以确定次高位的1是要保留还是要清除。这样逐位进行比较，直至D/A转换器输出电压US与Ui相等或Ui-US小于最大量化误差值为止。比较结束时，寄存器中所保留的代码就是与Ui相应的数字代码，从而完成了A/D转换。经过大约70个CLK周期之后，EOC引脚变成高电平，表示转换结束。在输出允许引脚OE上产生正脉冲信号，将输出三态缓冲器开启，读取A/D转换结果D0～D7。