搜索
一.半导体相关知识二.半导体前工序介绍三.半导体后工序介绍•1.半导体相关知识1.集成时代的开始从晶体管的发明到大规模集成电路的广泛使用经过了六十年发展晶体管（1947年）—大规模集成电路（ULSI）大于1KK百万以上2000随着IC规模的增大，管芯面积也急速增大，迫使要采用大直径硅片，以提高产能。84年以前使用1寸2寸90年4寸目前使用8英寸（200mm）、12英寸(300mm)转变。现在6寸也没有完全普及1992198719811975196550mm100mm125mm150mm200mm300mm2′4′5′6′8′12′在国内也不是很普及。2.硅片尺寸的演化不同尺寸的硅片—从开始生产—到生产高峰—再到逐步淘汰的生命周期100mm10年1975年1984年20年150mm在美国已经淘汰1983年1997年2003年200mm30年1987年2007年2017年300mm40年1995年2035年？9年14年20年？20年40年单晶通常采用两种制作方法：一.直拉法（Czochralski法）在真空腔室内，把多晶硅放在石英坩埚中加热到1500°用0.5cmX10cm的籽晶体，逆时针旋转提拉。可制成8寸、1-2M的晶棒。可提纯到99.999999999%纯度二.区熔法此种方法可以生长极高纯度的硅单晶。但区熔生长的缺点是很难引入浓度均匀的掺杂。多晶硅的提炼拉单晶棒切片磨片倒角刻蚀研磨、抛光清洗检查3.硅片（Wafer）的形成过程在使用硅材料之前用过锗做为衬底SiGe锗是四族元素硅14=2-8-4~锗32=2-8-18-4？选择硅作为半导体的主要材料主要依据以下四个理由：1.硅的丰裕度硅是地球上第二丰富的元素，占到地壳成分的25%2.硅有更高的溶化温度允许更宽的工艺容限硅熔点：1412°C锗熔点：937°C3.更宽的工作温度范围4.二氧化硅的自然生成硅可以提纯到半导体制造所需要的足够高的纯度并且消耗更低的成本另一个原因是，硅可容易形成SiO2，而SiO2是高质量稳定的绝缘材料，可以在生产工艺中起到介质的作用硅是4价元素价层价电子为4个•掺入V族元素--磷P、砷As、锑Sb价层中价电子为5个与硅原子结合多出1个价电子成为导电电子，带负电，形成N型硅：•掺入III族元素--硼B、镓Ga价层中价电子为3个而与硅原子结合后少一个价电子产生一个空穴，带负电，形成P型硅：•PN结：NP------++++++半导体（硅）的导电类型和费米能力4.半导体趋势集成电路的设计和制造技术的快速发展，导致也促进了半导体生产制造新设备和新工艺的不断引入。每隔18到24个月，半导体产业就引进新的制造技术。硅片制造技术的改变受到用户需求的驱使。用户要求更快、更可靠和更低成本的芯片。要达到这些要求，芯片制造商需要在一个硅片上缩小管芯尺寸、提高芯片速度、减少功耗。最大限度地提高芯片性能•提高芯片可靠性•追求降低芯片成本特征尺寸的过去与将来的技术节点19881992199519971999200120022005CD(µm)1.00.50.350.250.180.150.130.10接触孔线宽间距关键尺寸4.1提高芯片性能和集成度4.1.1关键尺寸（CD）1毫米(mm)=1000微米(µm)1微米(µm)=1000纳米(nm)现在已经进入纳米时代4.1.2每块芯片上的元件数减小一块芯片上的特征尺寸使得可以在硅片上制作更多的元件。对于微处理器，芯片表面的晶体管数可以说明通过减小CD来增加芯片的集成度。由于芯片上的晶体管数量连年极具增加，芯片性能也提高。20014001200100080060040016001997199920012003200620092012年度微处理器上的总的晶体管数，以百万为单位总的晶体管/芯片增长404.1.3摩尔定律1964年，戈登摩尔—半导体产业先驱者和英特尔公司的创始人。预言在一块芯片上的晶体管数量大约每隔一年翻一番。这就是业界著名的摩尔定律（后来在1975年被修正为预言没18个月翻一番）。摩尔定律在微处理器的发展上（晶体管数），是惊人的准确。197519801985199019952000500251.00.1.01100M10M1M100K10K晶体管年度每秒百万条指令关于微处理器的摩尔定律400480486808680386802868080PentiumPro本腾4.1.4功耗芯片性能的另一方面是在器件工作过程中的功耗。随着器件的微型化，功耗也相应减小。这已成为便携式电子产品市场增长的一个关键性能参数。10864201997199920012003200620092012年度每个集成电路芯片上的功耗降低4.1.5提高芯片可靠性芯片可靠性致力于趋于芯片寿命的功能的能力。技术上的进步已经提高了芯片产品的可靠性。19721976198019841988199219962000年度7006005004003002001000长期失效目标以百分之几为单位芯片可靠性提高4.1.6降低芯片价格半导体微芯片的价格一直持续下降。到1996年之前的近50年中，半导体芯片的价格以一亿倍的情况下降。10101101010101042-2-4-6-8-1019301940195019601970198019902000年度半导体芯片价格降低相对值真空管半导体器件器件尺寸价格10美元=1晶体管10美元=IGU盘IGU盘=？管子标准管微型管双极晶体管集成电路MSILSIVLSIULSI5.电子时代的划分20世纪50年代：晶体管技术20世纪60年代：工艺技术20世纪70年代：竞争20世纪80年代：自动化20世纪90年代：批量生产21世纪：器件进入规模时代和智能时代半导体制造分为•前道工序（FrontEnd）制程晶圆处理制程（WaferFabrication；简称WaferFab）管芯中测（WaferProbe）；中测直流参数测试“在整个加工过程中每一步都含各种测试”•后道工序（BackEnd）制程封装（Packaging）成测（InitialTestandFinalTest）成测交、直流参数测试半导体制造过程前段（FrontEnd）制程---前工序半导体制造对环境的要求•主要污染源：灰尘颗粒、重金属离子、有机物残留物和钠离子等轻金属离子。•超净间：洁净等级主要由灰尘颗粒数/m30.1µm0.2µm0.3µm0.5µm5.0µm1级357.531NA10级350753010NA100级NA750300100NA1000级NANANA10007一、工艺处理制程目前生产工艺的难点不在于我们不知道怎样做，而是在于由于受到设备限制使我们无法完成想要做的工艺半导体制作主要是在硅片上制作电子器件（晶体管、电容、逻辑闸等）以达到一定的逻辑功能。在上述各道工艺中技术最复杂且资金投入最多的就是微处理器Microprocessor），所需工序多达数百道，加工设备也先进、昂贵，甚至上千万一台。净化厂房对温度、湿度与尘埃含量均需严格控制。虽然生产工艺随着产品种类与所使用的技术有关；但基本工艺步骤通常是：硅片-清洗(Cleaning)—氧化(Oxidation)—沉淀—光刻—蚀刻—离子注入等多次重复的工序进行。在硅片上制作晶体管、二极管、电阻，完成带有逻辑功能的集成电路的加工与制作。二、中测生产过程中经常要对各种样片（陪片）进行测试。经过WaferFab制程后，硅片上形成数千上万个电路，一般称之为管芯或晶粒(Die)。在一般情形下，同一片硅片上制作相同的器件，但是也有可能在同一片晶圆上制作不同规格的产品。制作完成的硅片必须使用探针台对所有管芯进行100%的直流参数测试，以测试其电气特性。不合格管芯将会被打上记号(InkDot），可以用磁性墨水，最后经过划片分离后吸走。此程序即称之为晶圆测试制程（WaferProbe）。然后将管芯分割成独立的管芯去做最后的封装。三、IC封装制程IC封装制程（Packaging）：无论采用塑封还是瓷封或金属管壳封装都是为了制作电路的保护层，避免电路受到机械性划伤或高温破坏。也有不做封装就使用的。从环境、用途、成本考虑。用户市场的需求四.半导体制造工艺分类PMOS型双极型MOS型CMOS型NMOS型BiCMOS饱和型非饱和型TTLIILECL/CML一双极型工艺：A在每个器件间要做隔离区（PN结隔离、全介质隔离及PN结、介质混合隔离）ECL（非饱和型）（不掺金）、TTL/DTL（饱和型）、STTL（饱和型）B在元器件间自然隔离IIL（饱和型）二MOSIC工艺：是根据栅工艺分类A铝栅工艺B硅栅工艺其他分类1、（根据沟道）PMOS、NMOS、CMOS2、（根据负载元件）E/R、E/E、E/D双极型集成电路和MOS集成电路优缺点双极型集成电路中等速度、驱动能力强、模拟精度高、但功耗比较大ECL驱动电流更大CMOS集成电路静态功耗低、电源电压范围宽、宽的输出电压幅度（无阈值损失），具有高速度、高密度潜力；可与TTL电路兼容。但电流驱动能力低查参数手册可以对比三Bi-CMOS工艺：是一种双极和CMOS兼容工艺。主要用于静态随机存储器、高速电路和数模混合电路的设计。采用两种工艺的目的主要是充分利用两种工艺各自的特点，BiCMOS工艺技术对于不同的电路设计方法具有极强的适应性典型的PN结隔离的掺金TTL电路工艺流程硅平面工艺主要由氧化—扩散—掺杂三个工艺组成一次氧化衬底制备隐埋层扩散外延淀积热氧化隔离光刻隔离扩散再氧化基区扩散再分布及氧化发射区光刻背面掺金发射区扩散反刻铝接触孔光刻铝淀积隐埋层光刻基区光刻再分布及氧化铝合金淀积钝化层中测压焊块光刻晶体管横向刨面图CBENPPNPP+P+PP请大家注意后面的P和磷（P）是不同的！硼B=P磷P=N晶体管纵向刨面图CBENPCBENPN+p+NPNPNPNPN晶体管刨面图ALSiO2BPP+P-SUBP型衬底N+磷扩散ECN+-BLN-epiN外延层P+隔离P硼扩散N型埋层光刻工艺简介：光刻的本质是把临时电路结构复制到以后要进行刻蚀和离子注入的硅片上。首先制作铬版掩膜版。采用光刻胶-聚合可溶解物负性光刻胶-曝光后变得不可溶解，并硬化正性光刻胶-曝光后变得在显影液中可软化并溶解光刻工艺分八个步骤：制作氧化层—旋转涂胶—前烘90-100°30秒—对准曝光—曝光后烘烤100-110°—显影—坚膜烘烤120-140°—显影检查第一次光刻—N+埋层扩散孔•1。减小集电极串联电阻•2。减小寄生PNP管的影响SiO2P-SUBN+-BL要求：1.杂质固浓度大2.高温时在Si中的扩散系数小，以减小上推3.与衬底晶格匹配好，以减小应力涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗—去膜--清洗—N+扩散(P)外延层淀积1.VPE（Vaporousphaseepitaxy)气相外延生长硅SiCl4+H2→Si+HCl2.氧化TepiXjc+Xmc+TBL-up+tepi-oxSiO2N+-BLP-SUBN-epiN+-BLN型外延层N型埋层衬底第二次光刻—P+隔离硼扩散孔•在衬底上形成孤立的外延层岛,实现元件的隔离.硼扩散SiO2N+-BLP-SUBN-epiN+-BLN-epiP+P+P+涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗—去膜--清洗—P+扩散(B)第三次光刻—P型基区硼扩散孔SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PP去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗—去膜—清洗—基区扩散(B)第四次光刻—N+发射区磷扩散孔•集电极和N型电阻的接触孔,以及外延层的反偏孔。•Al—N-Si欧姆接触：ND≥1019cm-3，SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PPN+去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗—去膜—清洗—扩散第五次光刻—引线接触孔SiO2N+N+-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---