嵌入式ARM结构修正版第二章

本章将对ARM技术进行全面论述，通过本章的学习，使大家对ARM技术有个全面的了解和掌握，建立起以ARM技术为基础的嵌入式系统应用和以ARM核为基础的嵌入式SoC芯片设计的技术基础。第二章ARM技术概述本章的主要内容为：2.1ARM体系结构的发展历史和技术特征2.2ARM体系结构不同版本的发展概述2.3Thumb技术介绍2.4ARM处理器工作状态2.5ARM处理器工作模式2.6ARM寄存器组成2.7ARM异常中断2.8ARM组织结构简介2.9ARM存储器接口及存储器层次2.10ARM协处理器2.11ARM片上总线AMBA2.12ARM的调试结构2.13ARM核综述2.14基于ARM核的芯片选择2.1ARM体系结构的发展历史和技术特征2.1.1ARM发展的历程2.1.2ARM体系结构的技术特征最近10多年来ARM技术的突出成果表现在：使用“Thumb”的新型压缩指令格式，使得应用系统开发可降低系统成本和功耗；ARM9、ARM10、Strong-ARM和ARM11等系列处理器的开发，显著地提高了ARM的性能，使得ARM技术在面向高端数字音、视频处理等多媒体产品的应用中更加广泛；更好的软件开发和调试环境，加快用户产品开发；更为广泛的产业联盟使得基于ARM的嵌入式应用领域更加广阔；嵌入在复杂SoC中、基于ARM核的调试系统代表着当今片上调试技术的前沿。2.1.1ARM发展的历程第一片ARM处理器是1983年10月到1985年4月间在位于英国剑桥的AcornComputer公司开发。1990年，为广泛推广ARM技术而成立了独立的公司。20世纪90年代，ARM快速进入世界市场。ARM发展的历程在ARM的发展历程中，从ARM7开始，ARM核被普遍认可和广泛使用。1995年StrongARM问世。XScale是下一代StrongARM芯片的发展基础。ARM10TDMI是ARM处理器核中的高端产品。ARM11是ARM家族中性能最强的一个系列。ARM技术还将不断发展。在嵌入式领域，ARM已取得了极大的成功，造就了IP核商业化、市场化的神话，迄今为止，还没有任何商业化的IP核交易和使用达到ARM的规模。据最新统计，全球有103家巨型IT公司在采用ARM技术，20家最大的半导体厂商中有19家是ARM的用户，包括德州仪器，意法半导体，Philips，Intel等。ARM系列芯片已经被广泛的应用于移动电话、手持式计算机以及各种各样的嵌入式应用领域，成为世界上销量最大的32位微处理器。ARM发展的历程ARM的体系结构采用了若干BerkeleyRISC处理器设计中的特征Load/store体系结构固定的32位指令地址指令格式也放弃了其它若干BerkeleyRISC特征寄存器窗口延迟转移所有的指令单周期执行2.2ARM体系结构的技术特征2.2.1ARM体系结构的基本版本2.2.2ARM体系结构的演变2.2.3ARM体系结构的命名规则2.2ARM体系结构不同版本的发展概述版本1，本版本包括下列指令：乘法指令之外的基本数据处理指令；基于字节，字和多字的存储器访问操作指令（Load/Store）；子程序调用指令BL在内的跳转指令；完成系统调用的软件中断指令SWI。2.2.1ARM体系结构的基本版本版本2，与版本1相比版本2（2a）增加了下列指令：乘和乘加指令；支持协处理器的指令；对于FIQ模式，提供了额外的影子寄存器；SWP指令及SWPB指令。ARM体系结构的基本版本版本3较以前的版本发生了大的变化地址空间扩展到了32位，但除了版本3G外的其他版本是向前兼容的，也支持26位的地址空间；分开的当前程序状态寄存器CPSR（CurrentProgramStatusRegister）和备份的程序状态寄存器SPSR（SavedProgramStatusRegister），SPSR用于在程序异常中断时保存被中断的程序状态；增加了两种异常模式，使操作系统代码可以方便地使用数据访问中止异常、指令预取中止异常和未定义指令异常；增加了MRS指令和MSR指令用于完成对CPSR和SPSR寄存器的读写。修改了原来的从异常中返回的指令。ARM体系结构的基本版本版本4。与版本3相比，版本4增加了下列指令有符号、无符号的半字和有符号字节的load和store指令。增加了T变种，处理器可以工作于Thumb状态，在该状态下的指令集是16位的Thumb指令集。增加了处理器的特权模式。在该模式下，使用的是用户模式下的寄存器。ARM体系结构的基本版本版本5主要由两个变型版本5T、5TE组成相比与版本4，版本5的指令集有了如下的变化：提高了T变种中ARM/Thumb混合使用的效率。增加前导零记数（CLZ）指令，该指令可使整数除法和中断优先级排队操作更为有效；增加了BKPT（软件断点）指令；为协处理器设计提供了更多的可供选择的指令；更加严格地定义了乘法指令对条件码标志位的影响。ARM体系结构的基本版本ARM体系版本6是2001年发布的。新架构v6在降低耗电量的同时还强化了图形处理性能。通过追加有效进行多媒体处理的SIMD功能，将语音及图像的处理功能提高到了原机型的4倍。ARM体系版本6首先在2002年春季发布的ARM11处理器中使用。除此之外，v6还支持多微处理器内核。ARM体系结构的基本版本ARM体系结构总结核体系结构ARM1V1ARM2V2ARM2aS，ARM3V2aARM6，ARM600，ARM610V3ARM7，ARM700，ARM710V3ARM7TDMI，ARM710T，ARM720TARM740TV4TStrongARM，ARM8，ARM810V4ARM9TDMI，ARM920T，ARM940TV4TARM9E-SV5TEARM10TDMI，ARM1020EV5TEARM11，ARM1156T2-S，ARM1156T2F-S，ARM1176JZ-S，ARM11JZF-SV6ARM体系结构的基本版本1）Thumb指令集（T变种）Thumb指令集是把32位的ARM指令集的一个子集重新编码后而形成的一个特殊的16位的指令集2）长乘指令（M变种）长乘指令是一种生成64位相乘结果的乘法指令（此指令为ARM指令），M变种增加了两条长乘指令2.2.2ARM体系结构的演变3）增强型DSP指令（E变种）E变种的ARM体系增加了一些增强处理器对典型的DSP算法处理能力的附加指令。4）Java加速器Jazelle（J变种）ARM的Jazelle技术是Java语言和先进的32位RISC芯片完美结合的产物。5）ARM媒体功能扩展（SIMD变种）ARM体系结构的演变表示ARM/Thumb体系版本的命名格式的ARM/Thumb体系版本由下面几部分组成的：基本字符串ARMv。基本字符串后为ARM指令集版本号，目前是1-6的数字字符。ARM指令集版本号后为表示所含变种的字符。由于在ARM体系版本4以后，M变种成为系统的标准部件，所以字符M通常也不单独列出来。最后使用的字符x表示排除某种功能。2.2.3ARM体系结构的命名规则ARM的RISC体系结构的发展中已经提供了低功耗、小体积、高性能的方案。而为了解决代码长度的问题，ARM体系结构又增加了Ｔ变种，开发了一种新的指令体系，这就是Thumb指令集，它是ARM技术的一大特色。2.3.1Thumb的技术概述2.3.2Thumb的技术实现2.3.3Thumb技术的特点2.3Thumb技术介绍Thumb是ARM体系结构的扩展。它有从标准32位ARM指令集抽出来的36条指令格式，可以重新编成16位的操作码。这能带来很高的代码密度ARM7TDMI是第一个支持Thumb的核，支持Thumb的核仅仅是ARM体系结构的一种发展的扩展，所以编译器既可以编译Thumb代码，又可以编译ARM代码支持Thumb的ARM体系结构的处理器状态可以方便的切换、运行到Thumb状态，在该状态下指令集是16位的Thumb指令集。2.3.1Thumb的技术概述在性能和代码大小之间取得平衡，在需要较低的存储代码时采用Thumb指令系统，但有比纯粹的16位系统有较高的实现性能，因为实际执行的是32位指令，用Thumb指令编写最小代码量的程序，却取得以ARM代码执行的最好性能2.3.2Thumb技术的特点与ARM指令集相比．Thumb指令集具有以下局限完成相同的操作，Thumb指令通常需要更多的指令，因此在对系统运行时间要求苛刻的应用场合ARM指令集更为适合；Thumb指令集没有包含进行异常处理时需要的一些指令，因此在异常中断时，还是需要使用ARM指令，这种限制决定了Thumb指令需要和ARM指令配合使用。Thumb技术的特点ARM处理器核可以工作在以下2种状态1）ARM状态32位，ARM状态下执行字对准的32位ARM指令；2）Thumb状态16位，Thumb状态下执行半字对准的16位Thumb指令。在Thumb状态下，程序计数器PC使用位1选择另一个半字。2.4ARM处理器工作状态在程序执行的过程中，处理器可以在两种状态下切换。ARM和Thumb之间状态的切换不影响处理器的模式或寄存器的内容。ARM指令集和Thumb指令集都有相应的状态切换命令。ARM处理器在开始执行代码时，只能处于ARM状态。ARM处理器工作状态ARM处理器在两种工作状态之间切换方法：进入Thumb状态：当操作数寄存器Rm的状态位bit［0］为1时，执行BXRm指令进入Thumb状态（指令详细介绍见第三章）。如果处理器在Thumb状态进入异常，则当异常处理（IRQ，FIQ，Undef，Abort和SWI）返回时，自动切换到Thumb状态。ARM处理器工作状态进入ARM状态：当操作数寄存器Rm的状态位bit［0］为0时，执行BXRm指令进入ARM状态。如果处理器进行异常处理（IRQ，FIQ，Undef，Abort和SWI），在此情况下，把PC放入异常模式链接寄存器LR中，从异常向量地址开始执行也可以进入ARM状态。CPSR（当前程序状态寄存器）的低5位用于定义当前操作模式,如图示：2.5ARM处理器工作模式除用户模式外的其他6种模式称为特权模式。特权模式中除系统模式以外的5种模式又称为异常模式，即：FIQ（FastInterruptRequest）IRQ（InterruptReQuest）SVC（Supervisor）中止（Abort）未定义（Undefined）ARM处理器工作模式一2.6.1ARM寄存器组成概述一2.6.2ARM状态下的寄存器组织一2.6.3Thumb状态下的寄存器组织2.6ARM寄存器组成ARM处理器总共有37个寄存器，可以分为以下两类寄存器：1）31个通用寄存器：R0～R15；R13_svc、R14_svc；R13_abt、R14_abt；R13_und、R14_und；R13_irq、R14_irq；R8_frq-R14_frq。2）6个状态寄存器CPSR；SPSR_svc、SPSR_abt、SPSR_und、SPSR_irq和SPSR_fiq。2.6.1ARM寄存器组成概述1）ARM状态的寄存器简介：ARM状态下的寄存器组织：2.6.2ARM状态下的寄存器组织2)ARM状态的通用寄存器不分组寄存器（Theunbankedregisters）R0~R7分组寄存器（Thebankedregisters）：R8~R14程序计数器：R15（PC）ARM状态下的寄存器组织不分组寄存器R0~R7R0~R7是不分组寄存器。这意味着在所有处理器模式下，它们每一个都访问的是同一个物理寄存器。它们是真正并且在每种状态下都统一的通用寄存器。未分组寄存器没有被系统用于特别的用途，任何可采用通用寄存器的应用场合都可以使用未分组寄存器，但必须注意对同一寄存器在不同模式下使用时的数据保护。ARM状态下的寄存器组织分组寄存器R8-R14：分组寄存器R8-R12：•FIQ模式分组寄存器R8~R12。•FIQ以外的分组寄存器R8~R12。分组寄存器R13、R14•寄存器R13通常用做堆栈指针