4-硅和硅片制备

半导体制造技术第4章硅和硅片制备4.1引言硅是用来制造芯片的最重要半导体材料。对于可用于制造半导体器件的硅而言。使用一种特殊纯度级以满足严格的材料和物理要求。在硅片上制作的芯片的最终质量与开始制作时所采用的硅片的质量有直接关系。如果原始硅片有缺陷，那么最终芯片上也肯定会存在缺陷。对硅片以及制备过程的了解有助于理解硅片在整个芯片制造过程中的重要性。纯硅要求将硅原子级的微缺陷降到最小，这些缺陷对芯片的性能是非常有害的。一旦得到了纯硅，就要把它制作成带有想要的晶向、适量的掺杂浓度和半导体芯片制备所需物理尺寸的硅片。本章要点1.了解硅原材料如何精炼成半导体级硅；2.解释晶体结构和单晶硅的生长方法；3.讨论硅晶体的主要缺陷种类；4.了解硅片制备的基本步骤，也就是从硅锭到硅片的制作过程；5.解释什么是外延及其对硅片的重要性。4.2半导体级硅制备半导体级硅(SGS)的过程步骤过程描述反应方程式1用碳加热硅石来制备冶金级硅(MGS)纯度：98%SiC(s)+SiO2(s)Si(l)+SiO(g)+CO(g)2通过化学反应将冶金级硅提纯以生成三氯硅烷(SiHCl3)Si(s)+3HCl(g)SiHCl3(g)+H2(g)3通过三氯硅烷和氢气反应来生产半导体级硅(SGS)纯度：＞99.9999999%2SiHCl3(g)+2H2(g)2Si(s)+6HCl(g)表4.1用来制造芯片的高纯硅称为半导体级硅（Semiconductor-GradeSilicon），简称SGS，从天然硅中获得达到生产半导体器件所需纯度的SGS通常通过下面几个步骤来实现。上面简单介绍的生产半导体级硅(SGS)的工艺称为西门子工艺。半导体级硅具有半导体制造要求的超高纯度，它包含少于百万分之（ppm）二的碳元素和少于十亿分之(ppb)一的Ⅲ、Ⅴ族元素（主要的掺杂元素）。然而用以上工艺生产的硅，未必是我们所希望的按照某种序列排列硅原子的晶体。下面我们将讨论晶体结构以了解半导体级硅正确的原子排列。4.3晶体结构不仅SGS的超高纯度对制造半导体器件非常关键，而且它也要有几乎完美的晶体结构。只有这样才能避免对器件特性非常有害的电学和机械缺陷。单晶是一种固体材料，它的特点是在许多原子长程范围内，原子都在三维空间中保持有序且重复的排列结构，如图4.2所示。非晶材料同样也是固体材料，但它们没有重复的结构，并且在原子级结构上体现的是杂乱无序的结构（见图4.3）。图4.2晶体结构的原子排列图4.3非晶原子结构晶胞图4.4三维结构的晶胞晶胞在晶体材料中，对于长程有序的原子模式最基本的实体就是晶胞。晶胞在三维结构中是最简单的由原子组成的重复单元，它给出了晶体结构。下图给出了由晶胞组成的三维结构。图4.5面心立方（FCC）晶胞图4.6面心立方金刚石结构对于硅晶体来说，其晶胞如图4.6所示，它是由俩个面心立方沿对角线位移四分之一构成的面心立方金刚石结构，如右图所示。和面心立方不同之处的是体对角线上还有四个原子，所以对硅晶胞来说，一个晶胞总共有8个完整的原子,其中4个共有原子和4个非共有原子。ZXY1110图4.8晶胞的坐标轴方向晶向晶向非常重要，因为它决定了在硅片中晶体结构的物理排列是怎样的。不同晶向的硅片，其化学、电学和机械性能是不一样的，而且会影响工艺条件和最终的器件性能。为了描述晶向，我们需要一个坐标系，如图4.8所示。对于单晶结构，所有的晶胞就会沿着这个坐标轴重复地排列。ZXY(100)ZXY(110)ZXY(111)图4.9晶面的密勒指数用来描述硅晶体平面及其方向的参数称作密勒指数，其中（）用来表示特殊的平面，而表示对应的方向。4.5单晶硅的生长•CZ(Czochralski)法–CZ直拉单晶炉–掺杂–杂质控制•区熔法•追求更大直径的理由籽晶熔融多晶硅热屏蔽水套单晶硅石英坩锅碳加热部件单晶拉伸与转动机械CZ法图4.10CZ直拉单晶炉Photo4.1用CZ法生长的硅锭Photo4.2CZ拉单晶炉CZ法的特点是工艺成熟，能较好地拉制低位错、大直径的硅单晶。缺点是难以避免来自石英坩埚和加热装置的杂质污染。为了在最后得到所需电阻率的晶体，掺杂材料被加到拉单晶炉的熔体中，晶体生长中最常用的掺杂杂质是生产p型硅的三价硼或者生产n型硅的五价磷。硅中的掺杂浓度范围可以用字母和上标来表示，如下表所示。浓度(Atoms/cm3)杂质材料类型1014(极轻掺杂)1014to1016(轻掺杂)1016to1019(中掺杂)1019(重掺杂)五价nn--n-nn+三价pp--p-pp+表4.2硅掺杂浓度术语区熔法RF气体入口(惰性)熔融区可移动RF线圈多晶棒(硅)籽晶惰性气体出口卡盘卡盘图4.11区熔法晶体生长示意图晶圆尺寸和参数表4.3直径(mm)厚度(m)面积(cm2)重量(grams/lbs)重量/25硅片(lbs)15067520176.7128/0.061.520072520314.1653.08/0.12330077520706.86127.64/0.287400825201256.64241.56/0.531388die200-mmwafer232die300-mmwafer更大直径硅片上芯片数的增长图4.13300毫米硅片尺寸和晶向要求的发展说明参数单位数值容许误差直径mm300.000.20厚度(centerpoint)m77525翘曲(max)m100九点厚度差异(max)m10定位槽深度mm1.00+0.25,-0.00定位槽角度Degree90+5,-1背面修整明亮/抛光边缘轮廓表面完整抛光固定质量区域FQA（硅片表面半径允许范围）mm147表4.44.6硅的晶体缺陷为了很好地实现先进的IC功能，半导体要求近乎完美的晶体结构。晶体缺陷（也称微缺陷）就是在重复排列的晶胞结构中出现的任何中断或杂质的引入。在硅的生长或加工过程中不产生一个缺陷是不可能的。然而，现代工艺已经可以生产缺陷密度非常低的硅。缺陷密度是在每平方厘米硅片上产生的缺陷数目。在硅中主要存在三种普遍的缺陷形式：点缺陷：原子层面的局部缺陷位错：错位的晶胞层错：晶体结构的缺陷点缺陷点缺陷存在于晶格的特定位置。图4.15显示了三种点缺陷。最基本的一种缺陷是空位。这种缺陷当一个原子从其格点位置移动到晶体表面时出现。另一种点缺陷是间隙原子，它存在于晶体结构的空隙中，这种点缺陷是由于化学元素杂质引入到格点里所产生的。还有一种缺陷是当一个原子离开其格点位置并且产生了一个空位时，就会产生间隙原子－空位对，或叫Frenkel缺陷。点缺陷(a)空位缺陷(b)间隙原子缺陷(c)Frenkel缺陷图4.15位错在晶体中，晶胞形成重复性结构。如果晶胞错位，这种情况就叫做位错（见图4.16）。由于层的排列问题所造成的位错可以在晶体生长和硅片制备过程中的任意阶段产生。而且在硅片制备过程中引入的位错（称为诱生缺陷）在数量上往往远大于晶体生长时产生（原始）的位错。诱生缺陷（位错）可以由器件制作过程中表面的热氧化（参见第10章）引起，另外硅片的机械加工或其他的高温工艺等也可引起位错。这种缺陷可以通过X射线分析或表面腐蚀检测到。图4.16位错层错(晶体的滑移)层错与晶体结构有关，经常发生在晶体生长过程中。滑移就是一种层错，它沿着一个或更多的平面发生滑移（见图4.17）。(a)(b)(c)图4.17晶体孪生平面另一种层错是孪生平面，就是在一个剖面上晶体沿着两个不同方向生长（见下图）。这种孪生剖面是因为在生长过程中的热影响或机械振动而产生的。XX’图4.18硅片上的成品率成品率=66gooddie88totaldie=75%图4.14晶体生长整形切片磨片倒角刻蚀抛光清洗检查包装4.7硅片制备图4.19硅片制备的基本工艺步骤定位边磨角径向研磨为研磨准备单晶锭4.7.1整形处理图4.20硅锭径向研磨P-type(111)P-type(100)N-type(111)N-type(100)图4.21硅片标识定位边定位槽被刻印的标识数字图4.22硅片定位槽和激光刻印4.7.2切片锯刃图4.23内园切割机4.7.3磨片和倒角图4.24抛光的晶圆边缘4.7.4刻蚀图4.25用于去除硅片表面损伤的化学刻蚀4.7.5抛光上抛光垫下抛光垫硅片磨料图4.26双面硅片抛光质量测量•物理尺寸•平整度•微粗糙度•氧含量•晶体缺陷•颗粒•体电阻率改进的硅片要求Year(标准尺寸)1995(0.35m)1998(0.25m)2000(0.18m)2004(0.13m)硅片直径(mm)200200300300位置平整度A(m)位置尺寸(mmxmm)0.23(22x22)0.17(26x32)0.1226x320.0826x36上表面粗糙度(RMS)C(nm)0.20.150.10.1氧含量(ppm)D242232231.5221.5体微缺陷(缺陷数/cm2)50001000500100单元面积颗粒数(#/cm2)0.170.130.0750.055外延层厚度(%均匀性)(m)3.0(5%)2.0(3%)1.4(2%)1.0(2%)正偏差负偏差真空吸盘硅片参考平面平整度平整度是硅片最主要的参数之一，主要因为抛光工艺对局部位置的平整度是非常敏感的，硅片平整度是指在通过硅片的直线上的厚度变化。它是通过硅片上的表面和一个规定参考面的距离得到的。图4.27硅片变形外延层•在某些情况下，需要硅片有非常纯的与衬底有相同晶体结构(单晶)的硅表面。还需要保持对杂质类型和浓度的控制。这需要通过在硅表面淀积一个外延层来实现。•在硅外延过程中硅基片作为籽晶，在硅片上面生长一薄层硅。新的外延层会复制硅片的晶体结构。外延层可以是n型也可以是p型，并不依赖原始硅片的掺杂类型。•硅外延发展的起因是为了提高双极器件和集成电路的性能，例如，可以在优化pn结的击穿电压的同时降低集电极串连电阻；在COMS集成电路中可以将闩锁效应降到最低。在外延层上制造器件可以解决集电结的耐压和集电极串连电阻对衬底掺杂浓度的相互矛盾EXXmc1Xmc2n-epin+pn+Si衬底Rc器件隔离P-SubP+P+P+N-epiN-epiN+PN+pP-SubN-epi单晶硅层外延层硅园片外延层的厚度用于高速数字电路的典型厚度是0.5到5µm；用于硅功率器件的典型厚度是50到100µm。图4.29硅外延层的结构小结•制造芯片的硅是一种在原子层面上有着重复FCC金刚石晶胞结构的晶体。晶向由密勒指数确定，(100)方向是MOS器件最常用的，而(111)则是双极器件常用的。为了生产芯片的需要，通过使用CZ法将多晶硅转变成制造所需的单晶硅锭。•硅锭直径这些年一直在增长，以便在一个硅片上能做更多的器件并且通过规模经济降低成本。生长中主要需要控制的晶体缺陷是点缺陷、位错和层错。•硅锭需要经历研磨、刻印定位槽、切片、磨片、倒角、刻蚀、抛光、清洗、检验才能制成合乎要求的硅片。