搜索
第一章1，晶体管的发明ENIAC计算机是由电子管构成的1947年12月23日，第一次观测到了具有放大作用的晶体管2，历史发展1946年第一台计算机：ENIAC1947年12月23日第一个晶体管：NPNGe晶体管W.SchokleyJ.BardeenW.Brattain1977年在北京大学诞生第一块大规模集成电路1958年以德克萨斯仪器公司基尔比(ClairKilby)研制出了世界上第一块集成电路，并于1959年公布。TI公司的Kilby，12个器件，Ge晶片3，微电子学的概念微电子学是研究在固体（主要是半导体）材料上构成的微小型化电路及系统的电子学分支。微电子学——微型电子学核心——集成电路4，集成电路的概念集成电路：IntegratedCircuit，缩写IC。是指通过一系列工艺,在单片半导体材料上(Si或GaAs)加工出许多元器件（有源和无源），这些元器件按照一定要求连接起来，作为一个不可分割的整体执行某一特定功能。（通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能）第二章1.金属、半导体、绝缘体金属：电导率106～104(W∙cm-1)，不含禁带；半导体：电导率104~10-10(W∙cm-1)，含禁带；绝缘体：电导率10-10(W∙cm-1)，禁带较宽；金属、半导体、绝缘体的区别：半导体中存在着禁带，而金属中不存在；半导体和绝缘体的禁带宽度和电导率的温度特性不同。2.半导体的特点：（1）电导率随温度上升而指数上升；（2）杂质的种类和数量决定其电导率；（3）可以实现非均匀掺杂；（4）光辐照、高能电子注入、电场和磁场等影响其电导率；3.P型/N型半导体N型半导体：自由电子浓度大大增加的杂质半导体，也称为电子半导体。在硅或锗晶体中掺入少量的五价元素磷(或锑)。P型半导体：空穴浓度大大增加的杂质半导体，也称为空穴半导体。在硅或锗晶体中掺入少量的三价元素，如硼（或铟）。4.多子、少子的概念多子：多数载流子n型半导体：电子p型半导体：空穴少子：少数载流子n型半导体：空穴p型半导体：电子电子和空穴统称为载流子。5.能带、导带、价带、禁带能带之间的间隙叫禁带，一个能带到另一个能带之间的能量差称为禁带宽度。价带：0K条件下被电子填充的能量最高的能带导带：0K条件下未被电子填充的能量最低的能带禁带：导带底与价带顶之间能带带隙：导带底与价带顶之间的能量差5.本征半导体：没有掺杂的半导体（相对应的为掺杂半导体）6.半导体迁移率迁移率：单位电场作用下载流子获得平均速度，反映了载流子在电场作用下输运能力影响迁移率的因素：有效质量和平均弛豫时间（散射）体现在：温度和掺杂浓度7.扩散和漂移扩散运动：多数载流子因浓度上的差异而形成的运动。漂移运动：少数载流子在内电场作用下有规则的运动。漂移运动和扩散运动的方向相反正向偏置时，扩散大于漂移；反向偏置时，漂移大于扩散8.过剩载流子由于受外界因素如光、电的作用，半导体中载流子的分布偏离了平衡态分布，称这些偏离平衡分布的载流子为过剩载流子.9.PN结，为什么会单向导电，正向特性、反向特性，正向特性：正向偏置时，扩散大于漂移，称为PN结的正向注入效应。反向特性：反向偏置时，漂移大于扩散,PN结的反向抽取作用。10.双极晶体管的基本结构及特点双极晶体管（三极管）的结构：由两个相距很近的PN结组成：三极管的特点BIMOS：双极金属氧化物半导体MOSFET和三极管的主要区别：1：MOSFET是电压控制器件，三极管是电流控制器件2．MOSFET输入阻抗很大，三极管输入阻抗比MOSFET小3．MOSFET输出电阻比三极管小，所以驱动能力强4．MOSFET截止频率比三极管截止频率高。CMOS与双极集成电路区别：双极型集成电路是由NPN或PNP型晶体管组成，也叫TTL集成电路。单极型集成电路是由MOS场效应晶体管组成的。TTL和COMS电路比较：1）TTL电路是电流控制器件，而CMOS电路是电压控制器件。2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。COMS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。MOS晶体管分类：按载流子类型分：•NMOS:也称为N沟道，载流子为电子。•PMOS:也称为P沟道，载流子为空穴。第三章大规模集成电路基础1．集成电路制造流程、特征尺寸集成电路的制造过程：设计工艺加工测试封装集成电路的性能指标：集成度速度、功耗（功耗延迟积，又称电路的优值。功耗延迟积越小，集成电路的速度越快或功耗越低，性能越好）特征尺寸（集成电路中半导体器件的最小尺度）。特征尺度越小，加工精度越高，可能精度越高，可能达到的集成度也越大，性能越好。可靠性集成电路的关键技术：光刻技术(DUV)第四章1.常用化学气相淀积法(CVD):常压化学气相淀积（APCVD）、低压化学气相淀积（LPCVD）、等离子增强化学气相淀积（PECVD）2.外延：在单晶衬底上生长单晶材料层的工艺3.集成电路工艺主要分为哪几大类，每一类中包括哪些主要工艺，并简述各工艺的主要作用*图形转换（将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上）：光刻光刻三要素：光刻胶、掩膜版和光刻机；光刻的基本要素是掩模板和光刻胶。光刻工序：光刻胶的涂覆→爆光→显影→刻蚀→去胶光致抗蚀剂（或称光刻胶）是一种对光敏感的高分子化合物，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体。当光刻胶受到特定波长光线的辐照之后，光敏化合物会发生化学反应，导致光刻胶的化学结构发生变化，使光刻胶在特定溶液中的溶解特性发生改变。如果光刻胶在曝光前可溶于某种溶液而经过曝光后变为不可溶，这种光刻胶称为负胶；如果曝光前不溶而曝光后变为可溶的，这种光刻胶称为正胶。（分辨率高，在超大规模集成电路工艺中，一般只采用正胶）几种常见的光刻方法接触式光刻：分辨率较高，但是容易造成掩膜版和光刻胶膜的损伤。接近式曝光：在硅片和掩膜版之间有一个很小的间隙(10～25m)，可以大大减小掩膜版的损伤，分辨率较低投影式曝光：利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，目前用的最多的曝光方式*常用的腐蚀方法分为湿法刻蚀和干法刻蚀湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀的方法，用在线条较大的IC(≥3mm)；干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的*掺杂：将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质，形成PN结、电阻、欧姆接触。磷(P)、砷(As)——N型硅；硼(B)——P型硅扩散法（diffusion）是将掺杂气体导入放有硅片的高温炉中，将杂质扩散到硅片内的一种方法。有以下两种扩散方式离子注入：将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目(剂量)决定.（需要进行退火处理）。离子注入目前已成为集成电路工艺中主要的杂质掺杂技术退火：也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火。退火作用：1、激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子，起到杂质的作用；2、消除晶格损伤引起的晶体缺陷；*制膜氧化硅层的作用：1）作为MOS期间的绝缘栅介质2）用作选择扩散时的掩蔽层3）作为离子注入的阻挡层4）作为集成电路的隔离介质材料5）作为电容器的隔离介质材料6）作为多层金属互连层之间的介质材料7）作为对器件和电路进行钝化的钝化层材料热氧化层形成SiO2的机理：硅与氧气和水蒸气的热氧化反应方程式为：Si(固体)+2H2O→SiO2(固体)+2H2Si(固体)+O2→SiO2(固体)硅的氧化过程是一个表面过程。必须经过以下三个步骤：1氧化剂从气体内部被传输到气体/氧化物界面。2通过扩散穿过已经形成的氧化层。3在氧化层/硅界面处发生反应。影响硅表面氧化速率的三个关键因素为：温度，氧化剂的有效性，硅层的表面势。4.简述光刻的工艺过程硅片清洗、烘干涂底涂胶软烘对准曝光后烘显影硬烘刻蚀去胶5.N阱、P阱工艺流程形成N阱：初始氧化、淀积氮化硅层、光刻1版，定义出N阱、反应离子刻蚀氮化硅层、N阱离子注入，注磷形成P阱：去掉光刻胶、在N阱区生长厚氧化层，其它区域被氮化硅层保护而不会被氧化、去掉氮化硅层、P阱离子注入，注硼6.Cu、Al作为互连线的比较：Al是目前集成电路工艺中最常用的金属互连材料,但Al连线也存在一些比较严重的问题：电迁移严重、电阻率偏高、浅结穿透等。Cu连线工艺有望从根本上解决该问题，IBM、Motorola等已经开发成功。目前，互连线已经占到芯片总面积的70～80%；且连线的宽度越来越窄，电流密度迅速增加第六章1.什么是集成电路设计？根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。——设计的最终输出结果是掩膜版图2.集成电路设计的特点：1）对正确性要求更严格2）采用便于检测的电路结构，考虑电路的自检测功能3）特有的布局布线等版图设计过程4）采用分层分级设计和模块化设计3.什么是版图？一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。设计与制备之间的接口：版图4.版图设计概念：根据逻辑与电路功能和性能要求以及工艺水平要求来设计光刻用的掩膜版图，IC设计的最终输出。目标：连线全部实现，芯片面积最小，性能优化（连线总延迟最小）5.版图设计规则概念，为什么需要指定版图设计规则，版图设计规则主要内容以及表示方法。设计规则：从图形如何精确地光刻到芯片上出发，可以确定一些对几何图形的最小尺寸限制规则，这些规则被称为设计规则。考虑器件在正常工作的条件下，根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。芯片上每个器件以及互连线都占有有限的面积。它们的几何图形由电路设计者来确定。制定目的：使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问题，尽可能地提高电路制备的成品率内容：DesignRule通常包括相同层和不同层之间的下列规定：最小线宽最小间距最小延伸最小包围最小覆盖表示方法：以λ为单位：把大多数尺寸（覆盖，出头等等）约定为λ的倍数，λ与工艺线所具有的工艺分辨率有关，线宽偏离理想特征尺寸的上限以及掩膜版之间的最大套准偏差，一般等于栅长度的一半。优点：版图设计独立于工艺和实际尺寸举例：见书P135以微米为单位：每个尺寸之间没有必然的比例关系，提高每一尺寸的合理度；简化度不高举例：见书P137第七章1.什么是综合？综合过程有几个步骤。综合：通过附加一定的约束条件，结合相应的单元库，从设计的高层次向低层次转换的过程，是一种自动设计的过程。分类：1）高级综合2）逻辑综合2.逻辑模拟逻辑模拟的基本概念：将逻辑设计输入到计算机，用软件方法形成硬件的模型，给定输入波形，利用模型算出各节点和输出端的波形，判断正确否主要作用：验证逻辑功能和时序的正确性分类：根据所模拟逻辑单元规模的大小寄存器传输级模拟：总体操作正确性功能块级模拟：加法器、计数器、存储器等门级模拟：基本逻辑单元：门、触发器等开关级模拟：晶体管：后仿真主要环节：逻辑模拟模型、设计输入、模拟算法3.电路模拟电路模拟：根据电路的拓扑结构和元件参数将电路问题转换成适当的数学方程并求解，根据计算结果检验电路设计的正确性模拟对象：元件优点：不需实际元件、可作各种模拟甚